施樂+楊發(fā)順+陸安江+雷濤

摘 要： 提出了基于TSMC 0.18 μm RF CMOS工藝帶溫度補償高精度振蕩器的設計方案。針對射頻電子標簽應用的設計要求，選用改進型的雙電容張弛振蕩器結構。通過溫度補償作用，參考電壓與輸出電流受電源影響較小，保證了振蕩器輸出頻率的穩(wěn)定性。使用SPECTRE工具對電路進行仿真，在1.8 V電源電壓下，-25～100 ℃范圍內，中心頻率為1.92 MHz時最大偏差小于±0.75%，達到使用的要求，并在此基礎上完成電路的版圖。

關鍵詞： 雙電容振蕩器； 帶隙基準； 電壓比較器； 溫度補償

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2014）07?0133?03

Design of oscillator with temperature compensation for RFID tags

SHI Le， YANG Fa?shun， LU An?jiang， LEI Tao

（Key Laboratory of Micro?Nano?Electronics and Software Technology of Guizhou Province， Guizhou University， Guiyang 550025， China）

Abstract： Based on TSMC′s 0.18 μm RF CMOS process， a desidn scheme of high?accuracy oscillator with temperature compensation is presented. A structure of the improved double?capacitor relaxation oscillator was chosen to meet the design requirements of the RFID tags. In order to guarantee the stability of the oscillator output frequency， the temperature compensation technology was adopted in the oscillator to minimize the effect of power surply on reference voltage and output current. The SPECTRE tool was used for circuit simulation. The result indicates that the maximum frequency deviation is less than ±0.75% at 1.92 MHz center frequency when the circuit works at 1.8 V and the temperature range is -25～100 ℃. It meets the application requirement. On the basis of the simulation， the layout diagram was accomplished.

Keywords： double?capacitor oscillator； band?gap reference； voltage comparator； temperature compensation

0 引 言

射頻識別（RFID）技術具有識讀距離遠、速度快等優(yōu)點，已逐漸開始在供應鏈、物流、倉儲管理及物品跟蹤等領域得到廣泛應用[1]。因此，設計一個應用于射頻電子標簽中的高精度時鐘電路有著重要意義。

傳統(tǒng)的分立元件電路的時鐘參考是石英晶體振蕩器，它的性能非常穩(wěn)定， 振蕩頻率幾乎不隨電源電壓、溫度和工藝的變化。但是它不能集成在芯片系統(tǒng)內部，導致整體成本也隨之增加，一款可集成于芯片內部、成本低廉的高性能時鐘參考電路的挑戰(zhàn)正在于此。常用的片上時鐘發(fā)生器有環(huán)形振蕩器和張弛振蕩器兩種振蕩結構。環(huán)形振蕩器是由奇數(shù)個CMOS反相器級聯(lián)而成的，每級反相器都帶一個負載電容，振蕩周期是電源到電容進行充電的上升過程和電容到地進行放電的下降過程共同決定[2]。張弛振蕩器較環(huán)形振蕩器雖然在穩(wěn)定性上有所提升[3]，但是他們的傳統(tǒng)結構都對電源電壓有較大的依賴性，且受溫度影響嚴重，不利于實現(xiàn)高性能芯片的整體設計。

本文采用雙電容張弛振蕩結構[4]，較標準的張弛振蕩器有較大改進，對基準電壓和調整電流進行溫度補償，使電路的時鐘輸出頻率與工作電壓和偏置電流不相關，從而抑制了電源的波動和偏差。

1 電路設計與原理分析

1.1 振蕩器的基本原理

本文采用的振蕩器電路的主要結構如圖1所示。

在圖1的振蕩電路中，兩個比較器和SR鎖存器形成了整個電路的振蕩機制?；鶞孰妷涸床粌H能為電容在充放電過程中的電壓比較提供一個高精度的參考[5]，同時通過一個電壓—電流轉換電路，還能夠為電容提供充放電電流。電路的大致工作過程如下：假設在初始狀態(tài)下， 鎖存器輸出端[Q]為高電平，[Q]為低電平。反相器B的NMOS導通，電容[C2]上的電荷很快完成放電，此時反相器A的PMOS管導通，流過PMOS管的電流對[C1]進行充電。當[V1>Vref]時，比較器A輸出高電平，通過反相器的緩沖作用，鎖存器[Q]端為低電平，[Q]端為高電平。接下來的[C1]和[C2]的過程剛好相反，直至回到起始狀態(tài)完成一次循環(huán)，即一個周期。則在理想情況下的周期表達式為[6]：

[fideal=I（2CVref）] （1）

式中：[I]為反相器對電容的充電電流。由式（1）可以看出，高精度的參考電壓和電容充電電流對振蕩器的輸出頻率至關重要。

圖1 振蕩器的電路結構

1.2 基準電壓源

與溫度關系很小的電壓和電流基準被證實在許多模擬電路中是必不可少的，也是本電路模塊中的重要組成部分，它的精度將直接影響最終的振蕩頻率。

在實際電路中，假設有相反溫度系數(shù)的兩個電壓[V1]和[V2，]把它們隨溫度的變化量以適當?shù)臋嘀叵嗉?，使得[α1?V1?T+α2?V2?T=0]，這樣就可以得到零溫度系數(shù)的基準電壓，[Vref=α1V1+α2V2，]從而得到如圖2所示的示意圖。

圖2 正負溫度系數(shù)加權的電壓

通過分析可知：

[Vref=IR×R+VBE] （2）

雙極型晶體管的BE結具有負的溫度系數(shù)，根據(jù)[IC=IS×exp（VBEVT），]其中[IS∝μkTn2i，][μ]為少數(shù)載流子的遷移率，[ni]為本征載流子濃度，這些參數(shù)與溫度的關系可以表示為[μ∝μ0Tm，][m≈-32，]且[ni2∝Τ3exp-Eg（kT），]可以得出[VBE]溫度系數(shù)的表達式：

[?VBE?T=VBE-（4+m）VT-EgqT] （3）

從上式可以看出，[?VBE?T]與[VBE]自身有關，當[VBE]≈750 mV時，[?VBE?T≈-1.5]mV/K。

要維持輸出電壓的恒定，需要產生一個PATA電流，使[R]分擔的電壓改變量彌補晶體管 BE結電壓的改變量。設計出完整的基準源電路圖，其中電阻使用的[P]電阻，如圖3所示， 可以得到輸出的參考電壓[Vref]的表達式，其中[n]為[Q2]與[Q1]發(fā)射結的面積比[7]。

[Vref=VBEQ3+R2R1VTln（n）] （4）

圖3 基準電壓源電路圖

1.3 比較器設計

由于本文設計的比較器是一個開環(huán)電壓比較系統(tǒng)，所以不必考慮其穩(wěn)定性問題，但是要求其靈敏度高、反應速度快、擺率大[8]。如圖4所示。

圖4 比較器電路圖

其中反應速度和輸入信號差的絕對值有關，絕對值越大，反應速度越快，而且還與偏置電壓[Vb]有關，[Vb]較低時，差分對管流過的電流較小，后級輸出響應慢，比較器的反應速度也就很慢；反之，比較器的速度會有大幅提升，但是功耗也隨之增加，這里需要在速度和功耗之間進行折中。

2 仿真結果分析

2.1 基準源的仿真驗證

根據(jù)TSMC 0.18 μm工藝以及本電路的實際要求，設計輸出為1 V的參考電壓。室溫條件下時，實際的輸出電壓為1.013 7 V。由于在對本電路的分析中，并沒有考慮電阻受溫度的影響，在實際仿真過程中，采用的是rphpoly（P型高摻雜多晶硅）電阻[9]，加入了電阻對輸出電壓的補償，從而更進一步提高了參考電壓的精度。如圖5所示，從輸出結果上看，輸出參考電壓[Vref]在隨溫度變化（-25～100 ℃）的過程中，出現(xiàn)了一個波峰和一個波谷，峰峰值僅為0.3 mV，計算出的溫漂系數(shù)也僅為2.49 ppm，已經具備相當高的精度。

圖5 基準電壓的溫度特性曲線

2.2 振蕩器的仿真驗證

本文設計的振蕩器的充放電電流來源于基準電壓源，從而對溫度也不敏感，保證了振蕩頻率的穩(wěn)定性。圖6的仿真結果為振蕩器輸出的波形，鋸齒波則為電容[C1]充放電的過程，可以看到鋸齒波之間有一段與鋸齒部分時間相等的低電平，這段時間則為電容[C2]充放電的過程。由于[C1]和[C2]的交替作用，所以得到的脈沖波占空比為50%，從圖上也可以看出方波的周期大概為0.5 μs，與設計的振蕩頻率為1.92 MHz也相吻合。

圖7為振蕩器輸出的振蕩頻率隨溫度變化的關系曲線，在較高和較低溫度時頻率較中心頻率略低，經計算，其頻率的最大偏差小于±0.75%，溫漂系數(shù)為119 ppm。并在此基礎上，完成整體電路圖的版圖，如圖8所示。

3 結 論

通過理論分析和最終的仿真結果表明，振蕩器頻率受溫度的影響占主導因素。在對電路進行多次溫度補償以后，明顯降低了溫漂系數(shù)。事實發(fā)現(xiàn)，通過反相器的交叉耦合作用，在不降低振蕩器頻率精度的情況下，可以簡化電路結構，同時由于不需要片外電容，從而便于集成。

圖6 振蕩器的輸出波形

圖7 振蕩頻率的溫度特性曲線

圖8 整體電路版圖

參考文獻

[1] 劉偉峰.一種用于UHF RFID標簽的高穩(wěn)定度時鐘電路[J].西安電子科技大學學報，2011（4）：71?76.

[2] 胡二虎，汪東旭.一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J].微電子學，2003（3）：259?261.

[3] 劉斯琳，魏廷存，李丹.一種高頻高精度窗口比較式CMOS振蕩器的設計[J].微電子學，2006（2）：217?219.

[4] 徐海峰，王春鍇，邵丙銑.適用于RFID芯片的CMOS振蕩器[J].微電子學與計算機，2008，25（4）：124?127.

[5] 梁珣，黃顯核，樊燕紅，等.一種新的適于集成的模擬溫度補償晶體振蕩器的設計[J].電子器件，2005，28（3）：486?488.

[6] FLYNN M P，LIDHOLM S U. A 1.2 μm CMOS current?controlled oscillator [J]. IEEE Journal of Solid?State Circuits， 1992， 27： 982?987.

[7] 畢查德·拉扎維.模擬CMOS集成電路設計[M].陳貴燦，譯.西安：西安交通大學出版社，2005.

[8] 楊遠田，王丹.適用于D類音頻功放的PWM高速比較器設計[J].微電子學，2012（6）：787?791.

[9] LEUNG Chi Yat， LEUNG Ka Nang， MOK P K T. Design of a 1.5 V high?order curvature?compensated CMOS bandgap refe? rence [C]// Proceedings of the 2004 International Symposium on Circuits and Systems. [S.l.]： ISCAS， 2004， 1： 23?26.

圖1 振蕩器的電路結構

1.2 基準電壓源

與溫度關系很小的電壓和電流基準被證實在許多模擬電路中是必不可少的，也是本電路模塊中的重要組成部分，它的精度將直接影響最終的振蕩頻率。

在實際電路中，假設有相反溫度系數(shù)的兩個電壓[V1]和[V2，]把它們隨溫度的變化量以適當?shù)臋嘀叵嗉?，使得[α1?V1?T+α2?V2?T=0]，這樣就可以得到零溫度系數(shù)的基準電壓，[Vref=α1V1+α2V2，]從而得到如圖2所示的示意圖。

圖2 正負溫度系數(shù)加權的電壓

通過分析可知：

[Vref=IR×R+VBE] （2）

雙極型晶體管的BE結具有負的溫度系數(shù)，根據(jù)[IC=IS×exp（VBEVT），]其中[IS∝μkTn2i，][μ]為少數(shù)載流子的遷移率，[ni]為本征載流子濃度，這些參數(shù)與溫度的關系可以表示為[μ∝μ0Tm，][m≈-32，]且[ni2∝Τ3exp-Eg（kT），]可以得出[VBE]溫度系數(shù)的表達式：

[?VBE?T=VBE-（4+m）VT-EgqT] （3）

從上式可以看出，[?VBE?T]與[VBE]自身有關，當[VBE]≈750 mV時，[?VBE?T≈-1.5]mV/K。

要維持輸出電壓的恒定，需要產生一個PATA電流，使[R]分擔的電壓改變量彌補晶體管 BE結電壓的改變量。設計出完整的基準源電路圖，其中電阻使用的[P]電阻，如圖3所示， 可以得到輸出的參考電壓[Vref]的表達式，其中[n]為[Q2]與[Q1]發(fā)射結的面積比[7]。

[Vref=VBEQ3+R2R1VTln（n）] （4）

圖3 基準電壓源電路圖

1.3 比較器設計

由于本文設計的比較器是一個開環(huán)電壓比較系統(tǒng)，所以不必考慮其穩(wěn)定性問題，但是要求其靈敏度高、反應速度快、擺率大[8]。如圖4所示。

圖4 比較器電路圖

其中反應速度和輸入信號差的絕對值有關，絕對值越大，反應速度越快，而且還與偏置電壓[Vb]有關，[Vb]較低時，差分對管流過的電流較小，后級輸出響應慢，比較器的反應速度也就很慢；反之，比較器的速度會有大幅提升，但是功耗也隨之增加，這里需要在速度和功耗之間進行折中。

2 仿真結果分析

2.1 基準源的仿真驗證

根據(jù)TSMC 0.18 μm工藝以及本電路的實際要求，設計輸出為1 V的參考電壓。室溫條件下時，實際的輸出電壓為1.013 7 V。由于在對本電路的分析中，并沒有考慮電阻受溫度的影響，在實際仿真過程中，采用的是rphpoly（P型高摻雜多晶硅）電阻[9]，加入了電阻對輸出電壓的補償，從而更進一步提高了參考電壓的精度。如圖5所示，從輸出結果上看，輸出參考電壓[Vref]在隨溫度變化（-25～100 ℃）的過程中，出現(xiàn)了一個波峰和一個波谷，峰峰值僅為0.3 mV，計算出的溫漂系數(shù)也僅為2.49 ppm，已經具備相當高的精度。

圖5 基準電壓的溫度特性曲線

2.2 振蕩器的仿真驗證

本文設計的振蕩器的充放電電流來源于基準電壓源，從而對溫度也不敏感，保證了振蕩頻率的穩(wěn)定性。圖6的仿真結果為振蕩器輸出的波形，鋸齒波則為電容[C1]充放電的過程，可以看到鋸齒波之間有一段與鋸齒部分時間相等的低電平，這段時間則為電容[C2]充放電的過程。由于[C1]和[C2]的交替作用，所以得到的脈沖波占空比為50%，從圖上也可以看出方波的周期大概為0.5 μs，與設計的振蕩頻率為1.92 MHz也相吻合。

圖7為振蕩器輸出的振蕩頻率隨溫度變化的關系曲線，在較高和較低溫度時頻率較中心頻率略低，經計算，其頻率的最大偏差小于±0.75%，溫漂系數(shù)為119 ppm。并在此基礎上，完成整體電路圖的版圖，如圖8所示。

3 結 論

通過理論分析和最終的仿真結果表明，振蕩器頻率受溫度的影響占主導因素。在對電路進行多次溫度補償以后，明顯降低了溫漂系數(shù)。事實發(fā)現(xiàn)，通過反相器的交叉耦合作用，在不降低振蕩器頻率精度的情況下，可以簡化電路結構，同時由于不需要片外電容，從而便于集成。

圖6 振蕩器的輸出波形

圖7 振蕩頻率的溫度特性曲線

圖8 整體電路版圖

參考文獻

[1] 劉偉峰.一種用于UHF RFID標簽的高穩(wěn)定度時鐘電路[J].西安電子科技大學學報，2011（4）：71?76.

[2] 胡二虎，汪東旭.一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J].微電子學，2003（3）：259?261.

[3] 劉斯琳，魏廷存，李丹.一種高頻高精度窗口比較式CMOS振蕩器的設計[J].微電子學，2006（2）：217?219.

[4] 徐海峰，王春鍇，邵丙銑.適用于RFID芯片的CMOS振蕩器[J].微電子學與計算機，2008，25（4）：124?127.

[5] 梁珣，黃顯核，樊燕紅，等.一種新的適于集成的模擬溫度補償晶體振蕩器的設計[J].電子器件，2005，28（3）：486?488.

[6] FLYNN M P，LIDHOLM S U. A 1.2 μm CMOS current?controlled oscillator [J]. IEEE Journal of Solid?State Circuits， 1992， 27： 982?987.

[7] 畢查德·拉扎維.模擬CMOS集成電路設計[M].陳貴燦，譯.西安：西安交通大學出版社，2005.

[8] 楊遠田，王丹.適用于D類音頻功放的PWM高速比較器設計[J].微電子學，2012（6）：787?791.

[9] LEUNG Chi Yat， LEUNG Ka Nang， MOK P K T. Design of a 1.5 V high?order curvature?compensated CMOS bandgap refe? rence [C]// Proceedings of the 2004 International Symposium on Circuits and Systems. [S.l.]： ISCAS， 2004， 1： 23?26.

圖1 振蕩器的電路結構

1.2 基準電壓源

與溫度關系很小的電壓和電流基準被證實在許多模擬電路中是必不可少的，也是本電路模塊中的重要組成部分，它的精度將直接影響最終的振蕩頻率。

在實際電路中，假設有相反溫度系數(shù)的兩個電壓[V1]和[V2，]把它們隨溫度的變化量以適當?shù)臋嘀叵嗉樱沟肹α1?V1?T+α2?V2?T=0]，這樣就可以得到零溫度系數(shù)的基準電壓，[Vref=α1V1+α2V2，]從而得到如圖2所示的示意圖。

圖2 正負溫度系數(shù)加權的電壓

通過分析可知：

[Vref=IR×R+VBE] （2）

雙極型晶體管的BE結具有負的溫度系數(shù)，根據(jù)[IC=IS×exp（VBEVT），]其中[IS∝μkTn2i，][μ]為少數(shù)載流子的遷移率，[ni]為本征載流子濃度，這些參數(shù)與溫度的關系可以表示為[μ∝μ0Tm，][m≈-32，]且[ni2∝Τ3exp-Eg（kT），]可以得出[VBE]溫度系數(shù)的表達式：

[?VBE?T=VBE-（4+m）VT-EgqT] （3）

從上式可以看出，[?VBE?T]與[VBE]自身有關，當[VBE]≈750 mV時，[?VBE?T≈-1.5]mV/K。

要維持輸出電壓的恒定，需要產生一個PATA電流，使[R]分擔的電壓改變量彌補晶體管 BE結電壓的改變量。設計出完整的基準源電路圖，其中電阻使用的[P]電阻，如圖3所示， 可以得到輸出的參考電壓[Vref]的表達式，其中[n]為[Q2]與[Q1]發(fā)射結的面積比[7]。

[Vref=VBEQ3+R2R1VTln（n）] （4）

圖3 基準電壓源電路圖

1.3 比較器設計

由于本文設計的比較器是一個開環(huán)電壓比較系統(tǒng)，所以不必考慮其穩(wěn)定性問題，但是要求其靈敏度高、反應速度快、擺率大[8]。如圖4所示。

圖4 比較器電路圖

其中反應速度和輸入信號差的絕對值有關，絕對值越大，反應速度越快，而且還與偏置電壓[Vb]有關，[Vb]較低時，差分對管流過的電流較小，后級輸出響應慢，比較器的反應速度也就很慢；反之，比較器的速度會有大幅提升，但是功耗也隨之增加，這里需要在速度和功耗之間進行折中。

2 仿真結果分析

2.1 基準源的仿真驗證

根據(jù)TSMC 0.18 μm工藝以及本電路的實際要求，設計輸出為1 V的參考電壓。室溫條件下時，實際的輸出電壓為1.013 7 V。由于在對本電路的分析中，并沒有考慮電阻受溫度的影響，在實際仿真過程中，采用的是rphpoly（P型高摻雜多晶硅）電阻[9]，加入了電阻對輸出電壓的補償，從而更進一步提高了參考電壓的精度。如圖5所示，從輸出結果上看，輸出參考電壓[Vref]在隨溫度變化（-25～100 ℃）的過程中，出現(xiàn)了一個波峰和一個波谷，峰峰值僅為0.3 mV，計算出的溫漂系數(shù)也僅為2.49 ppm，已經具備相當高的精度。

圖5 基準電壓的溫度特性曲線

2.2 振蕩器的仿真驗證

本文設計的振蕩器的充放電電流來源于基準電壓源，從而對溫度也不敏感，保證了振蕩頻率的穩(wěn)定性。圖6的仿真結果為振蕩器輸出的波形，鋸齒波則為電容[C1]充放電的過程，可以看到鋸齒波之間有一段與鋸齒部分時間相等的低電平，這段時間則為電容[C2]充放電的過程。由于[C1]和[C2]的交替作用，所以得到的脈沖波占空比為50%，從圖上也可以看出方波的周期大概為0.5 μs，與設計的振蕩頻率為1.92 MHz也相吻合。

圖7為振蕩器輸出的振蕩頻率隨溫度變化的關系曲線，在較高和較低溫度時頻率較中心頻率略低，經計算，其頻率的最大偏差小于±0.75%，溫漂系數(shù)為119 ppm。并在此基礎上，完成整體電路圖的版圖，如圖8所示。

3 結 論

通過理論分析和最終的仿真結果表明，振蕩器頻率受溫度的影響占主導因素。在對電路進行多次溫度補償以后，明顯降低了溫漂系數(shù)。事實發(fā)現(xiàn)，通過反相器的交叉耦合作用，在不降低振蕩器頻率精度的情況下，可以簡化電路結構，同時由于不需要片外電容，從而便于集成。

圖6 振蕩器的輸出波形

圖7 振蕩頻率的溫度特性曲線

圖8 整體電路版圖

參考文獻

[1] 劉偉峰.一種用于UHF RFID標簽的高穩(wěn)定度時鐘電路[J].西安電子科技大學學報，2011（4）：71?76.

[2] 胡二虎，汪東旭.一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J].微電子學，2003（3）：259?261.

[3] 劉斯琳，魏廷存，李丹.一種高頻高精度窗口比較式CMOS振蕩器的設計[J].微電子學，2006（2）：217?219.

[4] 徐海峰，王春鍇，邵丙銑.適用于RFID芯片的CMOS振蕩器[J].微電子學與計算機，2008，25（4）：124?127.

[5] 梁珣，黃顯核，樊燕紅，等.一種新的適于集成的模擬溫度補償晶體振蕩器的設計[J].電子器件，2005，28（3）：486?488.

[6] FLYNN M P，LIDHOLM S U. A 1.2 μm CMOS current?controlled oscillator [J]. IEEE Journal of Solid?State Circuits， 1992， 27： 982?987.

[7] 畢查德·拉扎維.模擬CMOS集成電路設計[M].陳貴燦，譯.西安：西安交通大學出版社，2005.

[8] 楊遠田，王丹.適用于D類音頻功放的PWM高速比較器設計[J].微電子學，2012（6）：787?791.

[9] LEUNG Chi Yat， LEUNG Ka Nang， MOK P K T. Design of a 1.5 V high?order curvature?compensated CMOS bandgap refe? rence [C]// Proceedings of the 2004 International Symposium on Circuits and Systems. [S.l.]： ISCAS， 2004， 1： 23?26.