上海交通大學電子工程系 曹孝文

一種改進型的DDR2信號設(shè)計方法

上海交通大學電子工程系 曹孝文

本文針對利用傳統(tǒng)方法設(shè)計的DDR2，其信號品質(zhì)不佳的問題，提出新的DDR2設(shè)計方案，并對設(shè)計結(jié)果進行仿真驗證，根據(jù)仿真后得到的眼圖，調(diào)整設(shè)計方案，得出最優(yōu)的信號輸出，從而達到改善DDR2信號完整性的目的。

DDR2；HyperLynx；仿真；信號完整性

1.引言

當今時代，隨著時鐘頻率的提高，確定和解決信號完整性問題已越來越關(guān)鍵。有些單從邏輯角度來看正確的設(shè)計，在實際的PCB設(shè)計中，若是對高速信號處理不當，可能會導致整個設(shè)計的失敗。所以，在設(shè)計伊始就要考慮信號完整性的問題。

2.仿真準備本文使用Mentor

公司的HyperLynx8.1.1對DDR2進行仿真，在完成PCB走線后，利用BoardSim對文中提出的DDR2設(shè)計方案進行后仿驗證。

仿真需要的信息如下：

Controller:mpc8567vtaujj(Freescale);M emory:MT47H64M16HR-3IT(Micron)時鐘頻率：266MHz仿真軟件：HyperLynx8.1.1疊層：PCB總層數(shù)16層，總厚度64mil.IBIS模型：104331880_mpc8567vtaujj_v1.ibs(controller)104332657_mt47h64m16hr-3it-h_v4.ibs(memory)

3.仿真過程

3.1 DQ信號

采用傳統(tǒng)方案設(shè)計的DDR2信號，DQ信號的品質(zhì)不佳，如圖1所示。

圖1 采用傳統(tǒng)方案設(shè)計的DQ信號波形

為了改善DQ信號的信號品質(zhì)，本文提出如下的改進方案：采用T拓撲、22ohm串阻位于controller和memory中間、50ohm的ODT。如圖2所示。

圖2 本文中的DQ信號拓撲圖

采用本文中的方案后，DQ信號的仿真結(jié)果如圖3所示。

圖3 采用本文的設(shè)計方案后DQ信號波形

從圖3可以看出，采用本文中提出的設(shè)計方案后，DQ信號的信號品質(zhì)明顯優(yōu)于采用傳統(tǒng)方案設(shè)計的DQ信號的信號品質(zhì)。

3.2 DQS信號

采用傳統(tǒng)方案設(shè)計的DQS信號，其信號品質(zhì)不佳，如圖4所示。

圖4 采用傳統(tǒng)方案設(shè)計的DQS信號

傳統(tǒng)方案中采用的是菊花鏈拓撲，其最大的問題是stub太長，本文采用T型拓撲，信號stub明顯變短，如圖5所示。

圖5 本文中DQS信號拓撲圖

本文采取如下方案：22ohm串阻靠近controller、T型拓撲、50ohm的ODT。信號波形如圖6所示。

圖6 采用本文中的方案后DQS信號波形

從圖4可以看出，采用本文設(shè)計的方案后，DQS信號品質(zhì)明顯優(yōu)于采用傳統(tǒng)方案設(shè)計的DQS信號的信號品質(zhì)。

3.3 Address&CMD&Ctrl信號

采用傳統(tǒng)方法設(shè)計的Address&CMD&Ctrl信號，其信號品質(zhì)不佳，如圖7所示。

圖7 傳統(tǒng)方案設(shè)計的Address&CMD&Ctrl信號的波形

本文提出如下的拓撲結(jié)構(gòu)，如圖8所示。

圖8 本文提出的Address&CMD&Ctrl信號拓撲結(jié)構(gòu)

基于此T型拓撲，搭配三種不同阻值的上拉電阻，對比信號品質(zhì)。

圖9 三種不同阻值上拉電阻對應(yīng)信號波形

從圖9可以看出，采用本文提出的拓撲結(jié)構(gòu)，并且搭配22ohm上拉電阻，信號品質(zhì)得到明顯改善。

4.結(jié)束語

本文針對采用傳統(tǒng)方法設(shè)計的DDR2信號，其信號品質(zhì)不佳的問題，通過改變DDR2信號的拓撲結(jié)構(gòu)，ODT阻值，22ohm串阻的位置，上拉電阻的阻值等，來改善DDR2的信號品質(zhì)。最后，利用HyperLynx仿真軟件，對改進的方案進行后仿真驗證。驗證結(jié)果表明，本文中提出的DDR2設(shè)計方法，較之傳統(tǒng)的設(shè)計方法，確實改善了DDR2的信號品質(zhì)。

[1]邵鵬.信號/電源完整性仿真分析與實踐[M].電子工業(yè)出版社,2013,04.

[2]Geoff Lawday,David Ireland,Greg Edlund.A signal integrity engineer's companion:real-time test and measurement and design simulation.Prentice Hall.

[3]肖洪濤,董惠,張磊.基于SI仿真的高速電路設(shè)計方法[C].全國電磁兼容學術(shù)會議論文集,2006:217-220.

[4]胡海欣.高速PCB板級信號完整性問題研究[D].長沙:國防科學技術(shù)大學,2004.

[5]閆富寶,景少玲,張剛.高速視頻監(jiān)控系統(tǒng)中DDR2布線仿真與分析[J].電視技術(shù),2013.