楊 旭，劉婷婷

(河南工業(yè)職業(yè)技術(shù)學(xué)院，河南南陽(yáng) 473000)

引言

Multisim 是知名的EDA 軟件之一，起源于20世紀(jì)80年代的電子仿真軟件EWB，早期的EWB 是一款界面形象直觀、操作方便、分析功能強(qiáng)大、易學(xué)易用的EDA 軟件，曾在我國(guó)多所高校以及電子行業(yè)技術(shù)人員廣泛應(yīng)用，并得到迅速的推廣使用。隨著電子技術(shù)的飛速發(fā)展，加拿大IIT 公司從EWB6.0 開(kāi)始，擴(kuò)充了器件庫(kù)中的元器件數(shù)量，器件模型設(shè)計(jì)更加精確，虛擬儀器品種增多，仿真分析設(shè)置簡(jiǎn)便，分析結(jié)果更為精確可靠，使用Multisim 可以方便地搭接各種電路，可以對(duì)模擬、數(shù)字和混合電路進(jìn)行電路性能設(shè)計(jì)和仿真。本文以一個(gè)二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)和仿真為例，將它應(yīng)用于數(shù)字電子技術(shù)教學(xué)，作為教學(xué)的補(bǔ)充，可以使邏輯電路的分析和設(shè)計(jì)變得簡(jiǎn)潔、方便。

1.計(jì)數(shù)器

計(jì)數(shù)器是數(shù)字電路中最常用的邏輯器件，種類(lèi)繁多，一般利用觸發(fā)器和門(mén)電路構(gòu)成。常見(jiàn)的集成計(jì)數(shù)器為二進(jìn)制和十進(jìn)制計(jì)數(shù)器。其它進(jìn)制的計(jì)數(shù)器，可利用現(xiàn)有的二進(jìn)制或十進(jìn)制計(jì)數(shù)器的清零端或預(yù)置數(shù)端，外加適當(dāng)?shù)拈T(mén)電路組合而成。

2.計(jì)數(shù)器的設(shè)計(jì)和仿真

用4 位二進(jìn)制計(jì)數(shù)器74LS161 完成二十四進(jìn)制計(jì)數(shù)器需要兩片芯片級(jí)聯(lián)完成。級(jí)聯(lián)的方法有兩種:一種是將24 分解為4 ×6，然后用一個(gè)模4 和一個(gè)模6 計(jì)數(shù)器級(jí)聯(lián)，可實(shí)現(xiàn)4 ×6 的計(jì)數(shù)器;另一種將兩片74LS161 級(jí)聯(lián)先完成16 ×16=256 進(jìn)制計(jì)數(shù)器，然后再利用清零法或置數(shù)法實(shí)現(xiàn)二十四進(jìn)制。下面利用第二種方法進(jìn)行設(shè)計(jì)和仿真。計(jì)數(shù)器74LS161N的功能如表1 所示。

表1 4 位二進(jìn)制計(jì)數(shù)器74LS161N 的功能

由表1 可以看出，計(jì)數(shù)器74LS161N 具有以下功能:

*異步清零。當(dāng)RD=0 時(shí)，不管其他輸入端的狀態(tài)如何變化，不管有無(wú)時(shí)鐘脈沖CLK，計(jì)數(shù)器輸出將被直接置0(QAQBQCQD=0000)，稱(chēng)為異步置0。

*同步置數(shù)。當(dāng)RD=1，LD=0 時(shí)，在輸入時(shí)鐘脈沖CLK 上升沿作用下，并行輸入端的數(shù)據(jù)d3 d2 d1 d0被置入計(jì)數(shù)器的輸出端，即QAQBQCQD。由于這個(gè)操作要與CP 上升沿同步，所以稱(chēng)為同步預(yù)置數(shù)。

*計(jì)數(shù)。當(dāng) RD=LD=ENP=ENT=1 時(shí)，在CLK 端輸入計(jì)數(shù)脈沖，計(jì)數(shù)器進(jìn)行二進(jìn)制加法計(jì)數(shù)。

*保持。當(dāng)RD=LD=1，且ENP ·ENT=0，即在連個(gè)使能端中有0 時(shí)，計(jì)數(shù)器保持原來(lái)的狀態(tài)不變。這時(shí)，若ENP=0、ENT=1，則進(jìn)位輸出信號(hào)RCO 保持不變;若ENT=0 則不管ENP 狀態(tài)如何，進(jìn)位輸出信號(hào)RCO 為低電平0。

2.1 級(jí)聯(lián)電路

計(jì)數(shù)器的級(jí)聯(lián)是將多個(gè)集成計(jì)數(shù)器(如M1 進(jìn)制、M2 進(jìn)制)串接起來(lái)，以獲得計(jì)數(shù)容量更大的N(=M1 ×M2)進(jìn)制計(jì)數(shù)器。完成每個(gè)芯片的各自進(jìn)制后，需要進(jìn)行兩片級(jí)聯(lián)的操作，如圖1 所示。圖1中，U4 的輸出QD 接在U3 的CP 端上，這樣當(dāng)U4 的QD輸出一個(gè)有效沿，U3 才計(jì)數(shù)一次。類(lèi)似于十進(jìn)制中的個(gè)位數(shù)計(jì)到9，才進(jìn)一個(gè)十位數(shù)的做法。

2.2 測(cè)試電路創(chuàng)建

具體步驟如下:

(1)在元器件庫(kù)中單擊電源Sources，列表中選中VCC，單擊OK 按鈕，取出電源5V。

(2)其他元器件依次類(lèi)推，可參照以下說(shuō)明使用。

*U3、U4 4 位二進(jìn)制計(jì)數(shù)器在TTL→74LS→中選擇74LS161N。

*U5A、U5B、U5C 與非門(mén)在 TTL→74LS→中選擇74LS00N。

*U6A 非門(mén)在TTL→74LS→中選擇74LS04N。

*U1和U2七段數(shù)碼管在Indicators(顯示元件庫(kù))→HEX_DISPLAP(十六進(jìn)制顯示器)→中選擇DCD_HEX(帶譯碼功能的數(shù)碼管)。

*V1在電源 Sources→中選擇 CLOCK_VOLTAGE(時(shí)鐘電壓源)。

*X1～X6指示燈在Indicators(顯示元件庫(kù))→中選擇PROBE_DIG_RED(紅色指示燈)。

2.3 仿真結(jié)果

設(shè)置矩形波發(fā)生器V1 為200HZ，幅值5V。運(yùn)行后，觀察兩個(gè)七段顯示器是否按照0－23 計(jì)數(shù)。由于是用清零法構(gòu)成二十四進(jìn)制計(jì)數(shù)器，兩個(gè)74LS161 芯片需用時(shí)鐘脈沖CLK 同步，計(jì)數(shù)控制端均接高電平。當(dāng)十位片的輸出為QAQBQC QD=0010，并且個(gè)位片的輸出為QA QBQC QD=0100 時(shí)，與非門(mén)的輸出為0，使兩片74HC161 立即清零，重新從0 計(jì)數(shù)。啟動(dòng)Multisim 的仿真開(kāi)關(guān)后，右邊數(shù)碼管顯示個(gè)位，從0 至9 循環(huán)顯示;左邊數(shù)碼管顯示十位從0 至2 循環(huán)顯示;達(dá)到23 后，數(shù)碼管又從零開(kāi)始計(jì)數(shù)(也可以觀察X1，X2，X3，X4，X5，X6 指示燈亮，本文例子為 00010111)，就證明它為二十四進(jìn)制計(jì)數(shù)器。

圖1 仿真電路

3.結(jié)束語(yǔ)

雖然電子電路形式多種多樣，更新?lián)Q代快，但只要遵循上述方法，按照“找出通路，分析功能，估算性能”的步驟進(jìn)行分析，就能讀懂電子線(xiàn)路圖，把握電路實(shí)質(zhì)，提高對(duì)電子電路的讀圖及分析能力。

［1］ 楊志忠.數(shù)字電子技術(shù)［M］.北京:高等教育出版社，2009.

［2］ 王廷才，李懷剛.電子技能與實(shí)訓(xùn)［M］.北京:高等教育出版社，2008.

［3］ 郭鎖利，劉延飛.基于Multisim 9 的電子系統(tǒng)設(shè)計(jì)仿真與綜合應(yīng)用［M］.北京:人民郵電出版社，2008.