何登平，高 偉，余利成，李小文

(重慶郵電大學(xué)重慶市移動通信技術(shù)重點實驗室，重慶400065)

在TD-LTE系統(tǒng)中，速率匹配是指傳輸信道上的比特被重發(fā)或打孔。在信道編碼后，如果1個碼字codeword在1個TTI(子幀1 ms)內(nèi)使用的RB數(shù)目、symbol數(shù)目確定以后，該信道的物理資源承載能力，即能夠傳輸?shù)谋忍財?shù)就確定了，如果碼字的長度超過信道的承載能力，則需要進行速度匹配，刪除一些冗余。

速率匹配的作用是確保在傳輸信道復(fù)用后總的比特率與所分配的專用物理信道的總比特率是相同的。為了匹配物理信道的承載能力，輸入序列中的一些比特將被重發(fā)或者打孔，以確保在傳輸信道復(fù)用后總的比特率與所分配的物理信道的總的信道比特率相一致［1］。

本文對Turbo編碼的速率匹配的算法進行了分析并設(shè)計了一種在Xilinx公司的Virtex-6芯片上的實現(xiàn)方法，并對仿真結(jié)果與實際結(jié)果進行了對比分析。

1 Turbo速率匹配算法

速率匹配算法從速率為1/3的Turbo編碼器中通過打孔或重復(fù)傳輸比特。如圖1所示，turbo編碼器(系統(tǒng)部分，校驗0和校驗1)3個輸出流的每一個用其自己的交織器(稱為子塊交織器)重新排列。LTE中12個尾比特也被同等的分配到3個流中，使得子塊大小Ks=K+4，其中K是QPP交織器的大小。通過將重排的系統(tǒng)比特與2個重排的檢驗流的交錯連接續(xù)形成輸出緩沖［2］。

圖1 Turbo速率匹配原理圖

子塊交織器采用交織深度位32的“行入列出”的塊交織器［3］。

1)每個流中的比特逐行寫入具有32列的矩陣(行數(shù)由流長度決定)，為完全填補矩陣，空比特也被填充到每個流前面。設(shè)定子塊交織的列數(shù)為=32，然后根據(jù)交織長度D確定子塊交織的列數(shù)，即=。對于前兩路數(shù)據(jù)流，變換后的第j列對應(yīng)于變換前的第P(j)列。j和P(j)的對應(yīng)關(guān)系如表1所示［4］。

表1 列交織表1

對于第二校驗碼采用了與前兩個分量碼不同的交織公式，添加了1位偏移量，這樣可以避免在速率匹配的過程中，對應(yīng)于同一個信息比特的2個校驗比特被同時打孔，起到保護編碼信息的對偶互補性的作用。

2)Turbo編碼的3個分量碼(包括1個系統(tǒng)碼與2個校驗碼)各自經(jīng)過子塊交織之后形成了3個長度為，的數(shù)據(jù)流，將這3個數(shù)據(jù)流進行連接，形成長度為Kw=3K∏的circular buffer，連接的規(guī)則為:wk=，對于下行共享信道的發(fā)送而言(采用Turbo編碼)，每個碼塊的軟緩沖器大小為Ncb=，其中C表示一個傳輸塊在碼塊分割的過程中所形成的碼塊數(shù)目。終端用于每個傳輸塊的接受緩存的大小NIR，由終端的物理緩存大小Nsoft、HARQ進程的數(shù)目MDL_HARQ以及MIMO模式中所指的傳輸塊數(shù)目KMIMO={1，2}所決定，數(shù)學(xué)表達式為NIR=其中，Mlimit=8用于TDD的場景，在TDD情況下，根據(jù)上下行時間比例配置的不同，支持下行數(shù)據(jù)連續(xù)傳輸所需要的HARQ進程的數(shù)目。在每次數(shù)據(jù)發(fā)送過程中，根據(jù)本次HARQ傳輸中所對應(yīng)的RV和比特數(shù)目選取本次發(fā)送的比特序列，其中RV(冗余版本)的數(shù)值rvidx={0，1，2，3}，數(shù)學(xué)表達式位k0=。用E表示第r個編碼塊速率匹配后輸出序列的長度［5］。

參數(shù)確定后就開始打孔和重復(fù)過程，判斷當(dāng)前數(shù)據(jù)是否是NULL比特，如果是則跳過，如果不是則輸出，直到輸出數(shù)據(jù)達到E為止。如果所要取的數(shù)據(jù)在軟緩沖期中的位置為Ncb，則跳到位置0取數(shù)據(jù)。

2 Turbo速率匹配的設(shè)計與硬件實現(xiàn)

2.1 Turbo速率匹配的設(shè)計

根據(jù)上面介紹的原理可以看出，對于Turbo的子塊交織三路原理是相同的，唯一的區(qū)別只是其交織表的不一樣。對于其具體的實現(xiàn)方式，其算法描述如下。

并且由于Turbo編碼后的輸出數(shù)據(jù)為三路，采用3個雙端口RAM進行數(shù)據(jù)的存儲，同時將數(shù)據(jù)存儲。完成NULL比特與，，級聯(lián)后即可以分別進行子塊交織的過程。

相關(guān)參數(shù)確定以后，即可以實現(xiàn)子塊交織的過程，子塊交織的具體流程:

1)首先設(shè)置一個外部大循環(huán)sb_inter_v，其取值范圍為0，1，2。當(dāng)sb_inter_v為0和1時，進入對，序列的子塊交織過程中，而當(dāng)sb_inter_v為2時則進入對序列的子塊交織過程中。

4)若sb_inter_v=3，則跳出大循環(huán)，完成了子塊交織的大循環(huán)。

在進行上述的子塊交織過程的同時，將計算出的交織后的地址同時傳遞出來，根據(jù)不同的sb_inter_v值將sb_inter_addra值傳遞給sb_inter_addra_0，sb_inter_addra_1，sb_inter_addra_2，這3個地址對應(yīng)于Turbo編碼后的3路數(shù)據(jù)輸出。Turbo編碼后的三路數(shù)據(jù)分別存儲于turbo_ram_0，turbo_ram_1，turbo_ram_2中。根據(jù)地址得到的輸出值，傳遞至下一級比特收集的RAM中去。完成3路數(shù)據(jù)的子塊交織過程。

在實現(xiàn)比特收集修剪的操作過程中，要對經(jīng)過子塊交織后的輸出的比特信息收集，即實現(xiàn)一個循環(huán)緩沖器的功能。通過循環(huán)緩沖器，將生成的三路數(shù)據(jù)按照比特收集的規(guī)則對數(shù)據(jù)進行相應(yīng)的處理。在采用FPGA實現(xiàn)該過程的時候，由于需要收集的數(shù)據(jù)量比較大，且存儲的位置是固定的，但是數(shù)據(jù)經(jīng)過傳輸處理后，不能夠?qū)崟r地去處理數(shù)據(jù)，如果不采用RAM對數(shù)據(jù)進行存儲緩存的話，則數(shù)據(jù)必然會出現(xiàn)丟失的情況。在這里采用一個雙端口RAM對數(shù)據(jù)進行緩存處理操作。

2.2 Turbo速率匹配的硬件實現(xiàn)

從圖2中可以看出，sb_inter_x_index信號用來進行列坐標計數(shù)過程，實現(xiàn)取32次列操作的過程。sb_inter_x

圖4 比特收集仿真的整體波形圖(截圖)

如圖4，該圖為比特收集的仿真波形圖，經(jīng)過Turbo編碼后的數(shù)據(jù)已經(jīng)存儲在對應(yīng)的雙端口RAM中。子塊交織取出的數(shù)據(jù)均存放置RAM(sb_inter_ram_18450)中，同時根據(jù)速率匹配參數(shù)計算得到E的值與k0的值，然后根據(jù)k0的值依次從RAM中取數(shù)，并且判斷所取數(shù)據(jù)是否為信號用來進行指示進過列變換后的列坐標順序。其列坐標第一個地址數(shù)據(jù)根據(jù)實現(xiàn)存儲的ROM取出得到。實現(xiàn)交織過程后對矩陣中的數(shù)據(jù)進行輸出，例如對于第1路數(shù)據(jù)完成交織過程后，取出的第1列數(shù)據(jù)首地址為0，第1列第2個數(shù)據(jù)地址則為32，依次往下取出該列的數(shù)據(jù)一直到預(yù)先計算的行數(shù)r_tc_sub=24。然后需要取出第2列數(shù)據(jù)，根據(jù)子塊交織列變換表，可知，第2列需取出原先第16列的地址數(shù)據(jù)，該列的地址數(shù)據(jù)首地址為16。依次取出為16，48，80，…。依次類推可以分別取出32列經(jīng)過交織后的矩陣地址數(shù)據(jù)。圖3是相對應(yīng)的chipscope的實現(xiàn)圖，通過對比證明了程序的正確性。3，即是否為填充比特，如果是填充比特，則跳過繼續(xù)取下一個地址的數(shù)據(jù)，如果不是填充比特，則將取出的數(shù)據(jù)存儲起來，作為比特收集的輸出。圖5是比特收集的chipscope實現(xiàn)圖，通過與圖4的仿真圖對比可以驗證程序的正確性。

圖5 比特收集實現(xiàn)的整體波形圖(截圖)

5 性能分析

速率匹配算法的FPGA實現(xiàn)經(jīng)過Modelsim仿真與chipscope實現(xiàn)驗證，結(jié)果與MATLAB仿真一致。同時，在進行FPGA程序設(shè)計時，要考慮到消耗的cycle數(shù)。由于速率匹配實現(xiàn)的時間較長，而Turbo編碼的時間相對來說比較短，因此，在速率匹配中用了6個深度為6 180的RAM，前3個RAM用于存儲第1次Turbo編碼的輸出，后3個RAM用于存儲第2次Turbo編碼的輸出，這樣，第1個碼塊在做速率匹配的時候，后3個RAM存儲第2個碼塊Turbo編碼的輸出。經(jīng)過驗證，在碼塊分割結(jié)束之后輸出51 264個數(shù)據(jù)，速率匹配消耗的cycle數(shù)為118 350。

總之，本實現(xiàn)方法可以滿足TD-LTE系統(tǒng)實時處理的需要，并已經(jīng)應(yīng)用到國家科技重大專項項目“TD-LTE射頻一致性測試儀表”開發(fā)中。

［1］李小文，王振宇.TD-LTE系統(tǒng)Turbo速率匹配算法及DSP實現(xiàn)［J］.電子技術(shù)應(yīng)用，2012(5):52-55.

［2］STEFANIA S.LTE-The UMTS Long Term Evolution From Theory to Practice［M］.馬霓，譯.北京:人民郵電出版社，2009.

［3］沈嘉，索士強，全海洋，等.3GPP長期演進(LTE)技術(shù)原理與系統(tǒng)設(shè)計［M］.北京:人民郵電出版社，2005.

［4］3GPP TS 36.212 v9.1.0，Rate matching(Release 9)［S］.2009.

［5］趙訓(xùn)威，林輝，張明，等.3GPP長期演進(LTE)系統(tǒng)架構(gòu)與技術(shù)規(guī)范［M］.北京:人民郵電出版社，2010:72-74.

［6］吳厚航.深入淺出玩轉(zhuǎn)FPGA［M］.北京:北京航空航天大學(xué)出版社，2010.