郭旭敏，李艷寧，段 萌，陳 琨，劉 健，Dante JDorantes-gonzalez

(1.天津大學精密測試技術(shù)及儀器國家重點實驗室，天津300072;2.中國空空導彈研究院，河南 洛陽471009)

0 引言

導引頭可謂是導彈的“眼睛”。導引頭采用的制導方式多種多樣，如紅外制導、激光制導、雷達制導、毫米波制導等。紅外制導導引頭的發(fā)展大致經(jīng)歷了紅外非成像制導和紅外成像制導2個階段，當前，紅外成像制導是導引頭技術(shù)發(fā)展的主流［1］。

紅外成像導引頭采用紅外焦平面陣列(IRFAP)器件為探測器，這種器件的優(yōu)點是空間分辨率高、動態(tài)范圍好、靈敏度高，對目標物體的輻射信號采集率高［2］，但不可避免地也會更多地接收到各種干擾源發(fā)出的雜散光信號，影響成像質(zhì)量，嚴重時甚至會把目標信號“淹沒”，使導引頭丟失目標，所以，對其抗雜散光性能進行分析與評估十分重要。導引頭在飛行過程中，最大的干擾源是太陽。雜散光測試設備正是在模擬太陽光的環(huán)境下對紅外成像導引頭抗雜散光干擾的性能進行分析與評估。目前，導引頭紅外焦平面陣列器件的像元規(guī)模越來越大，從32×32，64×64到128 ×128，甚至256 ×256，且?guī)l達到了 100～150 Hz［2］，另外，導引頭輸出數(shù)據(jù)采用的是LVDS或HOTLink格式，不能被通用的圖像采集卡所識別，如何快速、準確地將導引頭的成像數(shù)據(jù)傳輸?shù)诫s散光測試設備是完成紅外成像導引頭抗雜散光能力測試的關(guān)鍵性問題之一。本文提出的信號調(diào)理卡設計方案正是要解決這一問題。

信號調(diào)理卡采用FPGA為控制核心，將導引頭輸出的低電壓差信號(low voltage differential signaling，LVDS)或HOTLink格式的圖像數(shù)據(jù)進行調(diào)理，轉(zhuǎn)換成可被雜散光測試設備上的圖像采集卡識別的格式，然后傳輸至計算機做進一步處理。整個設計考慮了數(shù)據(jù)傳輸?shù)膶崟r性、高速電路設計和電磁兼容(electro-magnetic compatibility，EMC)性設計。實驗表明:該信號調(diào)理卡能夠滿足將導引頭信號實時傳輸?shù)诫s散光測試設備的要求。

1 雜散光測試設備介紹

雜散光測試設備主要由四部分組成:

1)太陽模擬器:太陽模擬器是雜散光測試設備的核心。導引頭在飛行過程中，太陽是最大的干擾源，雜散光測試設備主要就是測試與分析導引頭抗太陽輻射雜散光的能力。太陽模擬器在0.4～12μm波段的輻射能量光譜與大氣層外太陽的輻射能量光譜基本一致，而紅外成像導引頭的工作波段正是在短波 1～3μm，中波3～5μm和長波 8～10μm。

2)運動機構(gòu):主要包括姿態(tài)調(diào)整機構(gòu)和斬光器等。姿態(tài)調(diào)整機構(gòu)用于放置探測器，作用是實現(xiàn)探測器相對于模擬太陽光的各種姿態(tài)的調(diào)整;斬光器提供0～10 Hz的斬光頻率。

3)探測器:雜散光測試設備配備了1～3，3～5μm和8～12μm波段的320×240面陣探測器各一個。

4)工控機:雜散光測試設備的控制核心是工控機。探測器的成像數(shù)據(jù)都進入到工控機進行處理與分析。

測試時，將導引頭置于姿態(tài)調(diào)整機構(gòu)上，調(diào)整相對于模擬太陽光的姿態(tài)，啟動斬光器，通過對比有太陽雜散光干擾和無太陽雜散光干擾的情況下導引頭紅外探測器的成像來分析導引頭在飛行過程中各種姿態(tài)抗太陽雜散光的能力。由于導引頭輸出的數(shù)據(jù)不能被雜散光測試設備直接接收，實際測試時，要先經(jīng)過的信號調(diào)理卡調(diào)理后進入雜散光測試設備。

2 信號調(diào)理卡硬件電路設計

信號調(diào)理卡的控制核心為FPGA，包括LVDS接收模塊、HOTLink接收模塊、數(shù)據(jù)緩存模塊和LVDS電平匹配網(wǎng)絡，另外還有一組開關(guān)陣列用于接收通道的選擇和圖像類型的選擇。

2.1 總體框圖

信號調(diào)理卡總體結(jié)構(gòu)框圖如圖1所示。信號調(diào)理卡有兩路通道，一路接收LVDS信號，一路接收HOTLink信號。調(diào)理卡的輸出接PCI1422圖像采集卡，工控機讀取圖像采集卡的數(shù)據(jù)。整個硬件電路部分設計的難點有兩處:一是

圖1 總體框圖Fig 1 Overall block diagram

2.2 LVDS接收模塊

LVDS是一種低擺幅差分技術(shù)，電壓擺幅約±350 mV［3］。導引頭輸出的LVDS格式的圖像信號經(jīng)過LVDS接收電路轉(zhuǎn)換成LVTTL電平進入FPGA。導引頭輸出的LVDS信號共有三路:1)像素時鐘信號YCLK+/-;2)數(shù)據(jù)同步信號YSYN+/-;3)圖像數(shù)據(jù)YDATA+/-。LVDS接收芯片采用 DS90LV048A，有四路 LVDS接收通道，供電電壓為3.3 V，能夠?qū)VDS電平轉(zhuǎn)換成LVTTL電平。為了提高傳輸速率，導引頭輸出的LVDS圖像信號采用雙倍數(shù)據(jù)速率(DDR)技術(shù)，即在像素時鐘信號的上下沿都傳輸數(shù)據(jù)。每一幀圖像都有幀頭數(shù)據(jù)，程序中通過檢測幀頭來確定圖像邊界。

2.3 HOTLink模塊

HOTLink是Cypress公司提出的點對點串行通信協(xié)議，并有底層物理器件支持，它是一種PECL電平［4］。HOTLink接收芯片自帶編/解碼、時鐘恢復和串并轉(zhuǎn)換功能，能將收到的串行數(shù)據(jù)以8位字節(jié)并行輸出并同時輸出接收時鐘［4］。

本文不僅設計了HOTLink接收通道，還有HOTLink發(fā)送通道，用于自檢模式下判斷數(shù)據(jù)鏈路是否正常。采用二代HOTLink芯片CYP15G0101，集收發(fā)于一體，單通道，驅(qū)動電壓3.3 V，最高傳輸速率1.5 GHz。為了更好地抑制共模干擾，端口采用變壓器隔離，如圖2所示，變壓器型號為PULSE公司的PE65508。

圖2 隔離電路Fig 2 Isolation circuit

2.4 數(shù)據(jù)緩存模塊

為了保證導引頭圖像數(shù)據(jù)完整性，采用乒乓操作，即采用兩片SRAM做數(shù)據(jù)緩存，先寫一幀圖像到一片SRAM，然后在寫另一片SRAM的同時發(fā)送已存儲的一幀。導引頭輸出的串行圖像數(shù)據(jù)傳輸速率最高達400Mbps，一幀圖像像素大小不超過128×128，這就要求數(shù)據(jù)緩存器件有較高的存取速度，且至少要有存儲一幀圖像的容量。SRAM型號選用 IS61LV25616AL—10T，存儲容量 256 k，16 位深，每一位最高存取速率在133 Mbps以上，能夠滿足要求。

2.5 阻抗匹配

無論是LVDS信號傳輸還是HOTLink信號傳輸，速率都很高，必須考慮信號的阻抗匹配。對于LVDS信號，需要在信號通道終端跨接1只100Ω的電阻器到差分線上，以減少終端反射和電磁干擾;對于HOTLink信號，傳輸電纜特征阻抗是75Ω，所以，應該在發(fā)送通道的差分線上各串接1只37.5Ω的源端匹配電阻器，在接收端差分線上跨接1只100Ω的終端匹配電阻器，以減少信號的源、終端反射和電磁干擾。

2.6 EMC設計

由于測試現(xiàn)場的電磁環(huán)境比較惡劣，必須考慮EMC設計:

1)電路板采用6層板，從頂層到底層分別為信號、地、信號、地、電源和信號。

2)TTL信號和LVDS信號、HOTLink信號盡量分層走線;

3)盡量減少過孔數(shù)量，重要信號線周圍不走線;

4)差分線走線長度盡量短且等長，避免90°走線，而用45°折線或圓弧代替;

5)使用金屬外殼封裝，傳輸線纜采用屏蔽線。

3 FPGA程序設計

調(diào)理卡的程序設計采用VHDL語言編寫，總流程圖如圖3所示。

圖3 總流程圖Fig 3 Overall flow chart

首先，通過外置開關(guān)選擇當前接收模式是LVDS模式還是HOTLink模式，LVDS模式下對接收到的數(shù)據(jù)先進行串并轉(zhuǎn)換。2種模式下都要檢測到幀頭數(shù)據(jù)后再開始存儲。數(shù)據(jù)的存儲采用乒乓操作的方式，按幀存取，存儲一幀圖像至一片SRAM的同時讀取另一片SRAM中的圖像數(shù)據(jù)發(fā)送至采集卡。

需要注意的是，信號調(diào)理卡在向PCI 1422圖像采集卡發(fā)送數(shù)據(jù)時，必須嚴格按照PCI 1422圖像采集卡的讀取數(shù)據(jù)時序。PCI 1422圖像采集卡采集面陣圖像采集有兩路使能信號:幀使能信號(frame enable，用VSYNC表示)和行使能信號(line enable，用HSYNC表示)。行與行之間至少要有3個像素時鐘周期的間隙銷毀使能。幀與幀之間至少要有3個行周期的間隙銷毀時間。

4 實驗

導引頭輸出的LVDS圖像像素128×128，14位深，幀頻最高100 Hz;HOTLink圖像像素128×128，14位深，幀頻最高150 Hz。實驗內(nèi)容為自定義一幅實驗圖像，分別以100 fps的LVDS格式和150 fps的HOTLink格式發(fā)送，然后經(jīng)信號調(diào)理卡調(diào)理后傳輸?shù)焦た貦C上顯示出來。

實驗圖像是一個灰色背景方框正中嵌一個白色小方框，灰色背景框像素灰度值為8191，白色小框像素灰度值為16383。實驗圖像像素為128×128，每個像素點有16位數(shù)據(jù)，包括14位圖像數(shù)據(jù)和兩位標志位，如圖4所示。

圖4 實驗圖像Fig 4 Testing image

使用自行研發(fā)的基于FPGA的圖像發(fā)生器作為信號源模擬導引頭的時序，將實驗圖像分別以100 fps的LVDS格式和150 fps的HOTLink格式發(fā)送至信號調(diào)理卡。LVDS數(shù)據(jù)的傳輸介質(zhì)為三對雙絞線，HOTLink數(shù)據(jù)的傳輸介質(zhì)為75Ω同軸電纜。使用QUARTUSII 9.0自帶的內(nèi)嵌式邏輯分析儀得到LVDS格式的圖像部分時序圖和HOTLink格式的圖像部分時序圖如圖5、圖6所示。

圖5 LVDS圖像部分時序Fig 5 Partial timing of the LVDS image

信號調(diào)理卡將信號源發(fā)出的2種格式的圖像調(diào)理之后發(fā)送到工控機上顯示的圖像如圖7和圖8所示。

圖6 HOTLink圖像部分時序Fig 6 Partial timing of the HOTLink image

圖7 工控機上顯示的LVDS圖像Fig 7 LVDS image displayed on industrial control computer

圖8 工控機上顯示的HOTLink圖像Fig 8 HOTLink image displayed on industrial control computer

工控機接收到的LVDS圖像大小為128×128，幀頻為100 Hz，灰色背景框像素灰度值為8191，白色小框像素灰度值為16383;HOTLink圖像大小為128×128，幀頻為150 Hz，灰色背景框像素灰度值為8 191，白色小框像素灰度值為16383。由于乒乓操作，計算機顯示的圖像與實際圖像有一幀的延遲，如幀頻為150 Hz時延遲時間為6.66 ms，這個延遲可以在計算機上通過軟件進行補償，以進一步提高實時性。

5 結(jié)論

本文介紹了信號調(diào)理卡的硬件電路設計、程序設計和實驗情況。連續(xù)測試表明:該信號調(diào)理卡能夠?qū)⑾袼?28×128，100 fps的 LVDS圖像和像素 128 ×128，150fps的HOTLink圖像實時、準確地傳輸至上位機做進一步分析，可以滿足雜散光測試設備對紅外成像導引頭受雜散光影響的情況進行實時評估的要求。目前，該信號調(diào)理卡已經(jīng)成功應用于中國空空導彈研究院某型雜散光測試設備上，取得了良好的效果。

［1］楊衛(wèi)平，沈振康.紅外成像導引頭及其發(fā)展趨勢［J］.激光與紅外，2007，37(11):1129-1136.

［2］湯錦亞，仇 力.紅外焦平面探測器在導彈導引頭上的應用［J］.紅外技術(shù)，2002，24(2):14-17.

［3］孟令軍，張國兵，王宏濤，等.基于FPGA的LVDS高速差分接口應用［J］.化工自動化及儀表，2010，37(5):94-96.

［4］Cypress Semiconductor Corporation.CYP15G0101DXB Single-channel HOTLink IITMTransceiver［Z］.Semiconductor Corporation，2002.

［5］National Instrunents Corporation.NI PXI/PCI—1422 User Manual［Z］.Austin，Texas，USA:National Instruments Corporation，2007.

［6］徐志躍，張?zhí)锾?基于Camera Link的串行圖像采集系統(tǒng)設計［J］.計算機應用，2010(6):1701-1703.