雷淑嵐，薛忠杰，2

（1.江南大學(xué) 物聯(lián)網(wǎng)學(xué)院，江蘇 無(wú)錫214122；2.中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫214061）

0 引 言

近年來(lái)，DSP發(fā)展迅速，特別是集成了各種功能外設(shè)的DSP芯片的廣泛應(yīng)用，對(duì)DSP通信接口的性能要求也越來(lái)越高。串行接口可以劃分為同步串行接口和異步串行接口，同步串行接口的基本協(xié)議相對(duì)比較簡(jiǎn)單，易于實(shí)現(xiàn)?，F(xiàn)有的同步串行接口的傳輸速率不高，且不夠靈活，應(yīng)用范圍不廣泛［1］。

為了提高傳輸速率，增強(qiáng)兼容性，高速同步串行接口支持全雙工和半雙工同步通信，通信速率、通信數(shù)據(jù)寬度、時(shí)鐘極性、時(shí)鐘相位和數(shù)據(jù)移位方向均可配置，從而能夠和與串行外設(shè)接口 （SPI）兼容的器件或使用其他同步串口的器件進(jìn)行通信。主要應(yīng)用在DSP處理器和外設(shè)之間的通信，采用主／從模式也可以應(yīng)用在多處理器間的通信。

1 高速同步串口的設(shè)計(jì)

1.1 整體架構(gòu)設(shè)計(jì)

SSC接口分為5個(gè)部分［2］：寄存器配置模塊，時(shí)鐘產(chǎn)生模塊，數(shù)據(jù)緩沖寄存器模塊，移位控制邏輯模塊，中斷控制模塊，其整體架構(gòu)如圖1所示。

CPU通過(guò)總線時(shí)鐘bus＿clk＿i、復(fù)位信號(hào)bus＿reset＿n＿i、地址線bus＿a＿i、數(shù)據(jù)線bus＿d＿i和bus＿d＿o完成對(duì)寄存器的初始化及控制，數(shù)據(jù)讀寫和狀態(tài)監(jiān)控。寄存器配置單元通過(guò)對(duì)寄存器的讀寫實(shí)現(xiàn)SSC接口的可配置。在時(shí)鐘產(chǎn)生模塊中，總線時(shí)鐘通過(guò)分頻與外設(shè)的高速、低速時(shí)鐘匹配，時(shí)鐘極性和時(shí)鐘相位的可配置，使SSC接口能夠與多種同步串口通信，ssc＿sh＿clk＿o為主模式下的時(shí)鐘輸出，ssc＿sh＿clk＿i為從模式下的時(shí)鐘輸入。移位控制邏輯模塊按照規(guī)定的時(shí)序邏輯，將待發(fā)送的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)通過(guò)ssc＿ms＿out＿o或ssc＿sl＿out＿o發(fā)送出去，將通過(guò)ssc＿ms＿in＿i或ssc＿sl＿in＿i采樣到的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)送入接收緩沖寄存器。利用數(shù)據(jù)緩沖寄存器實(shí)現(xiàn)數(shù)據(jù)發(fā)送和接收過(guò)程中的雙緩沖。中斷控制單元處理SSC接口的中斷源，ssc＿t＿irq＿o是發(fā)送開始中斷請(qǐng)求，ssc＿r＿irq＿o是發(fā)送結(jié)束中斷請(qǐng)求，ssc＿e＿irq＿o是數(shù)據(jù)傳輸出錯(cuò)中斷請(qǐng)求。信號(hào)ssc＿slsi＿i［7：1］和ssc＿slso＿o［7：0］是SSC接口從模式輸入選擇線和從設(shè)備選擇線，在從模式下，SSC接口通過(guò)ssc＿slsi＿i［7：1］被主設(shè)備選中；在主模式下，SSC接口通過(guò)ssc＿slso＿o［7：0］選中一個(gè)或多個(gè)從設(shè)備，實(shí)現(xiàn)和多個(gè)從設(shè)備通信。

圖1 SSC接口整體架構(gòu)

1.2 模塊的結(jié)構(gòu)設(shè)計(jì)

1.2.1 寄存器配置單元

寄存器配置單元主要利用多參數(shù)進(jìn)行設(shè)置，對(duì)整個(gè)SSC接口實(shí)現(xiàn)可配置。寄存器主要包括控制寄存器（CON）、狀態(tài)寄存器 （STAT）、波特率定時(shí)／重載寄存器（BR）、從設(shè)備選擇寄存器 （SLSO）、從模式輸入選擇寄存器［3］（SLSIS）。

控制寄存器中CON.PH、CON.PO的不同組合可以設(shè)置4種不同的時(shí)鐘方式；CON.MS選擇主／從模式；CON.EN選擇SSC接口是否使能，SSC只有在被使能時(shí)才能傳輸數(shù)據(jù)；CON.HB選擇數(shù)據(jù)傳輸時(shí)先傳輸?shù)臀贿€是先傳輸高位；CON.BM ［3：0］配置不同的數(shù)據(jù)寬度，范圍從0001B－1111B（2到16位）15種不同的選擇；CON.LB選擇SSC工作在全雙工模式還是半雙工模式；CON.TEN、CON.REN、CON.PEN、CON.BEN分別是SSC接口發(fā)送出錯(cuò)、接收出錯(cuò)、相位出錯(cuò)和波特率出錯(cuò)的使能位，為0時(shí)，表示該出錯(cuò)中斷被禁止，為1時(shí)，表示該出錯(cuò)中斷被使能。在本設(shè)計(jì)中，通過(guò)添加PO、PH、HB、BM、LB等參數(shù)，實(shí)現(xiàn)SSC接口的可配置，增強(qiáng)兼容性，使SSC接口適用于不同的應(yīng)用場(chǎng)合。

狀態(tài)寄存器中STAT.BSY為0時(shí)表示空閑，為1時(shí)表示正在進(jìn)行數(shù)據(jù)傳輸；STAT.TE、STAT.RE、STAT.PE、STAT.BE分別是SSC接口發(fā)送出錯(cuò)、接收出錯(cuò)、相位出錯(cuò)和波特率出錯(cuò)的標(biāo)志位，當(dāng)檢測(cè)到錯(cuò)誤時(shí)，對(duì)應(yīng)的標(biāo)志位被置1。

通過(guò)波特率定時(shí)／重載寄存器產(chǎn)生不同的波特率。

從設(shè)備選擇寄存器SLSO是SSC作為主設(shè)備時(shí)對(duì)從設(shè)備的選擇。當(dāng)SLSO ［7：0］中SLSOn置1時(shí)，對(duì)應(yīng)的信號(hào)ssc＿slso＿o［n］有效，即選中相對(duì)應(yīng)的從設(shè)備。

從模式輸入選擇寄存器SLSIS是SSC作為從設(shè)備時(shí)輸入線的選擇。在從模式下，SSC有7種從輸入選擇，SLSIS［2：0］為初始值000B時(shí)，說(shuō)明SSC沒有從模式輸入線選擇功能，此時(shí)的SSC只能作為唯一的從設(shè)備與主設(shè)備通信。當(dāng)SLSIS［2：0］的值為0001B到1111B時(shí)，SSC作為從設(shè)備，選中相應(yīng)的從模式輸入選擇線，當(dāng)主設(shè)備使該從模式選擇線有效時(shí)，就可以與該SSC進(jìn)行通信。

1.2.2 時(shí)鐘產(chǎn)生單元

時(shí)鐘產(chǎn)生單元［4］如圖2所示，fSSC是總線時(shí)鐘頻率，fSCLK是通過(guò)波特率產(chǎn)生器對(duì)fSSC分頻得到的SSC的工作頻率。

圖2 時(shí)鐘產(chǎn)生單元內(nèi)部結(jié)構(gòu)

時(shí)鐘極性PO和時(shí)鐘相位PH控制著4種不同的時(shí)鐘方式，通過(guò)PH和PO的控制，檢測(cè)出主／從模式下時(shí)鐘邊沿的有效信號(hào)，控制數(shù)據(jù)傳送和采集時(shí)刻的時(shí)鐘邊沿。shift＿clock［1：0］是SSC的數(shù)據(jù)轉(zhuǎn)移時(shí)鐘，是移位控制邏輯模塊的輸入，其高位是移位時(shí)鐘的標(biāo)志，低位是鎖存時(shí)鐘的標(biāo)志。

波特率產(chǎn)生器采用的是結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)的偶數(shù)分頻［5］，利用圖3中的16位的減法計(jì)數(shù)器實(shí)現(xiàn)。16位可配置重載寄存器 （BR）具有雙重功能，作為波特率定時(shí)或可配置重載寄存器。

圖3 波特率產(chǎn)生器

當(dāng)SSC使能時(shí)，讀取BR的值并存儲(chǔ)到16位計(jì)數(shù)器，計(jì)數(shù)器進(jìn)行遞減計(jì)數(shù)到零時(shí)，產(chǎn)生重新讀取BR的請(qǐng)求，接下來(lái)繼續(xù)讀取BR的值；當(dāng)SSC被禁止時(shí)，可以重新配置BR，寫入重載值。

如果已知重載值為BR＿value，則波特率可以通過(guò)式（1）計(jì)算

當(dāng)總線接口時(shí)鐘頻率fssc＝150MHz時(shí)，主模式下，BR＿value的值為0000h－FFFFh，波特率的范圍可由75.0Mbit／s到 1.14Kbit／s，從模式下BR ＿value的 值 為0001h－FFFFh，波特率的范圍可由37.5Mbit／s到1.14Kbit／s。

PH和PO的控制使SSC接口可以和不同的同步串行接口之間完成數(shù)據(jù)的發(fā)送和接收。用一個(gè)特定的移位時(shí)鐘沿（上升或下降）移出數(shù)據(jù)，同時(shí)用另一個(gè)時(shí)鐘沿鎖存接收到的數(shù)據(jù)。具體配置如圖4所示［6］。

圖4 時(shí)鐘極性和時(shí)鐘相位選擇

時(shí)鐘極性PO控制著空閑時(shí)鐘的電平是1還是0，時(shí)鐘相位PH控制著數(shù)據(jù)收發(fā)時(shí)的時(shí)鐘邊沿。時(shí)鐘極性和時(shí)鐘相位的可配置，使SSC能夠根據(jù)需要完成與不同傳輸協(xié)議的器件間的通信，只要相互通信的器件之間設(shè)置合適的時(shí)序方式，就能保證正常通信。

1.2.3 數(shù)據(jù)緩沖寄存器和移位控制邏輯模塊

如圖5所示［7］：TB是發(fā)送緩沖寄存器，RB是接收緩沖寄存器。CON.HB選擇數(shù)據(jù)移位方向，為 ‘0’時(shí)選擇LSB，表明先傳輸?shù)臀?；?‘1’時(shí)選擇MSB，表明先傳輸高位。先傳輸LSB，可使SSC接口和同步模式下的SSC器件通信，或與8051的串行接口通信；先傳輸MSB，可使SSC接口和與SPI接口兼容的器件通信。

圖5 數(shù)據(jù)傳輸通路

移位控制邏輯模塊包含在主／從兩種模式下數(shù)據(jù)的收發(fā)過(guò)程，通過(guò)控制寄存器CON.MS位的選擇，同一時(shí)間只會(huì)在一種模式下工作。

SSC數(shù)據(jù)的發(fā)送和接收被同步，所以接收到的數(shù)據(jù)和發(fā)送的數(shù)據(jù)位數(shù)相同。移位控制邏輯模塊將數(shù)據(jù)發(fā)送和數(shù)據(jù)接收的時(shí)刻設(shè)為不同的時(shí)鐘沿，保證了傳輸數(shù)據(jù)的正確性。發(fā)送行為和接收行為相互交替，每個(gè)行為發(fā)送或接收一位數(shù)據(jù)。在移位時(shí)鐘shift＿clock［1：0］高位移位時(shí)鐘標(biāo)志有效的下一個(gè)時(shí)鐘沿發(fā)送數(shù)據(jù)，在shift＿clock［1：0］低位鎖存時(shí)鐘標(biāo)志有效的下一個(gè)時(shí)鐘沿接收數(shù)據(jù)。

移位控制邏輯采用狀態(tài)機(jī)實(shí)現(xiàn)［8］，主要有s＿shift＿init、s＿tr＿shift、s＿again、s＿end＿mm、s＿end＿sm這5個(gè)狀態(tài)，其狀態(tài)轉(zhuǎn)換圖如圖6所示。

圖6 數(shù)據(jù)傳輸?shù)挠邢逘顟B(tài)機(jī)

其中各個(gè)狀態(tài)及相互之間的轉(zhuǎn)換如下［9］：

s＿shift＿init：空閑狀態(tài)。初始化收發(fā)移位計(jì)數(shù)器，并不斷檢測(cè)發(fā)送緩沖寄存器TB中是否有數(shù)據(jù)寫入，當(dāng)檢測(cè)到有數(shù)據(jù)寫入時(shí)，移位寄存器一空就將這個(gè)數(shù)據(jù)移入，接下來(lái)轉(zhuǎn)入s＿tr＿shift狀態(tài)；沒有數(shù)據(jù)寫入，則繼續(xù)在s＿shift＿init狀態(tài)。

s＿tr＿shift：數(shù)據(jù)收發(fā)狀態(tài)。根據(jù)選擇的數(shù)據(jù)移位方向，在移位時(shí)鐘沿有效時(shí)，移位寄存器的最高／低位通過(guò)data＿out發(fā)送后，移位寄存器左／右移一位，在下一個(gè)時(shí)鐘沿即鎖存時(shí)鐘有效時(shí)，接收的數(shù)據(jù)從data＿in輸入，填充到移位寄存器的最低／高位，并判斷數(shù)據(jù)位是否已收發(fā)完。若沒有，則狀態(tài)機(jī)再次進(jìn)入本狀態(tài)執(zhí)行下一位數(shù)據(jù)的收發(fā)；當(dāng)收發(fā)完成時(shí)，如果待發(fā)送的數(shù)據(jù)沒有準(zhǔn)備好，則根據(jù)主／從模式的選擇進(jìn)入s＿end＿mm狀態(tài)或s＿end＿sm狀態(tài)；如果待發(fā)送的數(shù)據(jù)已寫入發(fā)送緩沖寄存器TB，則轉(zhuǎn)入s＿again狀態(tài)。

s＿again：連續(xù)傳輸數(shù)據(jù)狀態(tài)。把發(fā)送緩沖寄存器TB中的數(shù)據(jù)復(fù)制到移位寄存器，重新載入收發(fā)數(shù)據(jù)寬度的值到移位計(jì)數(shù)器，狀態(tài)機(jī)進(jìn)入s＿tr＿shift狀態(tài)完成此次數(shù)據(jù)的收發(fā)。

s＿end＿mm：在主模式下，結(jié)束此次數(shù)據(jù)傳輸，進(jìn)入s＿shift＿init狀態(tài)等待下一次收發(fā)數(shù)據(jù)。

s＿end＿sm：在從模式下，結(jié)束收發(fā)數(shù)據(jù)，接下來(lái)，狀態(tài)機(jī)轉(zhuǎn)入s＿shift＿init狀態(tài)。

把主模式下和從模式下的數(shù)據(jù)發(fā)送和接收的有限狀態(tài)機(jī)整合成一個(gè)狀態(tài)機(jī)來(lái)實(shí)現(xiàn)，使得SSC接口結(jié)構(gòu)更加簡(jiǎn)單和使用更加靈活。

1.2.4 中斷控制單元

SSC接口能夠檢測(cè)4種數(shù)據(jù)傳輸過(guò)程中出錯(cuò)的情況，如圖7所示。在主模式和從模式下均能夠檢測(cè)接收出錯(cuò)［10］和相位出錯(cuò)，發(fā)送出錯(cuò)［10］和波特率出錯(cuò)的檢測(cè)只適用于工作在從模式下。當(dāng)檢測(cè)到錯(cuò)誤時(shí)，且控制寄存器中對(duì)應(yīng)的出錯(cuò)使能位有效，對(duì)應(yīng)的出錯(cuò)標(biāo)志位會(huì)被置位，并激活出錯(cuò)中斷請(qǐng)求線ssc＿e＿irq＿o。

圖7 SSC接口的檢錯(cuò)機(jī)制

通過(guò)檢測(cè)狀態(tài)寄存器中的出錯(cuò)標(biāo)志位確定出錯(cuò)中斷請(qǐng)求 產(chǎn) 生 的 原 因， 出 錯(cuò) 標(biāo) 志 STAT.TE、STAT.RE、STAT.PE、STAT.BE在進(jìn)入出錯(cuò)中斷服務(wù)程序時(shí)不能自動(dòng)復(fù)位，中斷響應(yīng)后必須由軟件清0。

本設(shè)計(jì)的SSC接口共有6個(gè)中斷源，如表1所示。發(fā)送開始和發(fā)送結(jié)束中斷請(qǐng)求在主模式和從模式下均可產(chǎn)生。

表1 SSC接口中斷源

2 功能仿真與性能分析

2.1 功能仿真

如圖8所示，通過(guò)SSC主從模式的選擇實(shí)現(xiàn)系統(tǒng)之間的通信［1，12］，SSC接口作為主設(shè)備時(shí)，通過(guò)從設(shè)備選擇線ssc＿slso＿o［7：0］的選擇可以同時(shí)和8個(gè)從設(shè)備通信。

用Mentor公司的 Modelsim仿真工具進(jìn)行功能仿真［13］，圖9是一個(gè)SSC＿M(jìn)aster和一個(gè)SSC＿Slave進(jìn)行通信，其中SSC＿Slave的初始值默認(rèn)從設(shè)備沒有輸入選擇功能。圖10是一個(gè)SSC＿M(jìn)aster和兩個(gè)SSC＿Slave進(jìn)行通信，通過(guò)使從設(shè)備選擇線ssc＿slso＿o［1］有效，ssc＿slso＿o［2］無(wú)效，則SSC＿M(jìn)aster只能和SSC＿Slave1進(jìn)行通信。

ssc＿ms＿en＿n＿o是SSC接口的主從選擇標(biāo)志，為0表示SSC作為主設(shè)備，為1表示SSC作為從設(shè)備，ssc＿en＿o是SSC的使能標(biāo)志，高電平有效。主設(shè)備和從設(shè)備在全雙工的模式下完成數(shù)據(jù)傳輸過(guò)程。

在從模式下，SSC的工作時(shí)鐘頻率不能大于總線時(shí)鐘的1／4。在初始化過(guò)程中，SSC的主設(shè)備實(shí)現(xiàn)總線時(shí)鐘的四分頻，產(chǎn)生時(shí)鐘信號(hào)，并作為從設(shè)備的時(shí)鐘輸入，主設(shè)備和從設(shè)備的時(shí)鐘極性PO和時(shí)鐘相位PH配置相同，其值都為0，即在ssc＿sh＿clk上升沿轉(zhuǎn)移數(shù)據(jù)，并選擇數(shù)據(jù)寬度為8位，從低位開始傳輸，并使能所有中斷請(qǐng)求。

在系統(tǒng)1中，主設(shè)備待發(fā)送的數(shù)據(jù)是e9H，在系統(tǒng)2中，從設(shè)備待發(fā)送的數(shù)據(jù)是caH。在SSC使能后，ssc＿sh＿clk的第一個(gè)上升沿開始傳送數(shù)據(jù)，第一個(gè)下降沿開始鎖存數(shù)據(jù)，待8位數(shù)據(jù)都收發(fā)完畢后，主設(shè)備的接收緩沖寄存器中的值為caH，從設(shè)備的接收緩沖寄存器中的值為e9H，說(shuō)明SSC主從兩種模式下收發(fā)數(shù)據(jù)的正確。發(fā)送開始中斷請(qǐng)求ssc＿t＿irq＿o在第一位數(shù)據(jù)開始發(fā)送后高電平有效，此時(shí)TB可重新載入新的數(shù)據(jù)，結(jié)束中斷請(qǐng)求ssc＿r＿irq＿o在數(shù)據(jù)傳送過(guò)程結(jié)束后高電平有效，此時(shí)數(shù)據(jù)已發(fā)送完成并移入RB，出錯(cuò)中斷請(qǐng)求ssc＿e＿irq＿o在數(shù)據(jù)傳送過(guò)程中一直無(wú)效，說(shuō)明數(shù)據(jù)收發(fā)完全正確。

SSC可以實(shí)現(xiàn)多系統(tǒng)之間的通信，如圖10所示，圖中數(shù)據(jù)傳輸過(guò)程和圖9中的類似。SSC＿M(jìn)aster通過(guò)從設(shè)備選擇寄存器SLSO控制從設(shè)備選擇線ssc＿slso＿o［n］低電平有效。SSC＿Slave1和SSC＿Slave2都選擇ssc＿slsi＿i［1］為從模式輸入選擇線。當(dāng)ssc＿slso＿o［1］低電平有效，SSC＿Slave1的ssc＿slsi＿i［1］為低電平有效，則SSC＿M(jìn)aster選中SSC＿Slave1，完成數(shù)據(jù)傳輸。由于ssc＿slso＿o［2］無(wú)效，沒有選中SSC＿Slave2，則SSC＿Slave2接收不到主設(shè)備發(fā)送的數(shù)據(jù)，在接收緩沖寄存器中的值為初始值00H。當(dāng)數(shù)據(jù)收發(fā)結(jié)束后，所有的ssc＿slso＿o、ssc＿slsi＿i被置高電平，可重新選擇從設(shè)備進(jìn)行通信。

2.2 綜合結(jié)果與性能分析

該SSC接口采用TSMC 65nm工藝庫(kù)，用Synopsys公司的Design Compiler進(jìn)行綜合，綜合時(shí)鐘為150MHz時(shí)，數(shù)據(jù)傳輸速率可達(dá)75Mbit／s，面積為11868um2，通過(guò)插入clock gating，進(jìn)一步降低功耗［14］，功耗僅為416.8uW。

高速外設(shè)總線SPI總線典型的數(shù)據(jù)傳輸時(shí)鐘是1.0MHz到70.0MHz，數(shù)據(jù)傳輸速率為8.75Mbit／s［15］，而本設(shè)計(jì)中使用先進(jìn)的工藝，在總線時(shí)鐘和數(shù)據(jù)傳輸速率上都有很大幅度的提高，面積和功耗得到有效降低。

3 結(jié)束語(yǔ)

本文完成高速同步串行接口的設(shè)計(jì)，通過(guò)寄存器配置單元實(shí)現(xiàn)SSC接口的可配置，使用更加靈活。通過(guò)功能驗(yàn)證可知，該SSC接口能正確收發(fā)數(shù)據(jù)，且總線時(shí)鐘為150MHz，在主模式下，數(shù)據(jù)傳輸速率高達(dá)75Mbit／s，功耗為416.8uW，實(shí)現(xiàn)低功耗。由于多參數(shù)的設(shè)置，SSC接口不但可以和兼容SPI模式的接口通信，還可以和使用其他同步接口的器件通信，應(yīng)用范圍更加廣泛。該同步串行接口已應(yīng)用到了32位高速DSP中。

［1］Leens F.An introduction to I2Cand SPI protocols［J］.IEEE Instrumentation ＆ Measurement Magazine，2009，12 （1）：8－13.

［2］CHEN Xi，HUANG Yi.SoC design and source code analysis［M］.Beijing：Electronics Industry Press，2008：248－253 （in Chinese）. ［陳曦，黃毅.片上系統(tǒng)設(shè)計(jì)思想與源代碼分析［M］.北京：電子工業(yè)出版社，2008：248－253.］

［3］Simon Srot，SPI master core specification ［DB／OL］.http：／／www.opencores.org，Rev.0.6，2007.

［4］Oudjida A K，Berrandjia M L，Liacha A，et al.Design and test of general－purpose SPI Msater／Slave IPs on OPB bus ［C］.7th International Multi－Conference on Systems Signals and Devices，2010：1－6.

［5］XU Haiming.DSP IC design and research－h(huán)igh－speed synchronous serial peripheral interface［D］.Wuxi：Jiangnan University，2009：36－41 （in Chinese）.［徐海銘.DSP集成電Z路設(shè)計(jì)與研究——高速同步串行外設(shè)接口 ［D］.無(wú)錫：江南大學(xué)，2009：36－41.］

［6］Akos Szekacs，Tibor Szakall，Zoltan Hegykozi.Realising the SPI communication in a multiprocessor system ［C］.5th International Symposium on Intelligent Systems and Informatics，2007：213－216.

［7］LI Yuefeng.Based on verilog＋ HDL design and implementation of SPI reusable IP core［D］.Chengdu：Southwest Jiaotong University，2008：23－48 （in Chinese）.［李躍峰.基于 Verilog＋HDL的SPI可復(fù)用IP核的設(shè)計(jì)與實(shí)現(xiàn) ［D］.成都：西南交通大學(xué)，2008：23－48.］

［8］LIU Bo.Verilog HDL language programming proficiency ［M］.Beijing：Electronics Industry Press，2007：190－200 （in Chinese）.［劉波.精通Verilog HDL語(yǔ)言編程 ［M］.北京：電子工業(yè)出版社，2007：190－200.］

［9］ZHAO Jie.Based on AMBA bus implementation and verification of SPI IP core ［D］.Hefei：University of Science and Technology of China，2009：36－39 （in Chinese）. ［趙杰.基于 AMBA總線的SPI協(xié)議IP核的實(shí)現(xiàn)與驗(yàn)證 ［D］.合肥：中國(guó)科學(xué)技術(shù)大學(xué)，2009：36－39.］

［10］Oudjida A K，Berrandjia M L，Liacha A，et al.FPGA implementation of I2C＆SPI protocols：A comparative study ［C］.16th IEEE International Conference on Electronics Circuits and Systems，2009：507－510.

［11］TI. MSP430x5xx／MSP430x6xx family user’s guide ［DB／OL］.http：／／www.ti.com.cn，2010.

［12］SU Kuifeng，LV Qiang.The principle and development of TMS320F2812［M］.Beijing：Electronics Industry Press，2005：124－134 （in Chinese）. ［蘇奎峰，呂強(qiáng).TMS320F2812原理與開發(fā) ［M］.北京：電子工業(yè)出版社，2005：124－134.］

［13］ZENG Lieguang，JIN Depeng.Application specific integrated circuit design ［M］.Wuhan：Huazhong University of Science Press，2008：141－164（in Chinese）.［曾烈光，金德鵬.專用集成電路設(shè)計(jì) ［M］.武漢：華中科技大學(xué)出版社，2008：141－164.］

［14］YU Xiqing.ASIC design practical course ［M］.Hangzhou：Zhejiang University Press，2007：252－261 （in Chinese）. ［虞希清.專用集成電路設(shè)計(jì)實(shí)用教程 ［M］.杭州：浙江大學(xué)出版社，2007：252－261.］

［15］Dale Johnson.Implementing serial bus interfaces using general purpose digital instrumentation ［J］.IEEE Instrumentation ＆Measurement Magazine，2010，13 （4）：8－13.