張海鵬，汪 洋，李 浩

(杭州電子科技大學電子信息學院，浙江杭州310018)

0 引言

射頻功率放大器是無線發(fā)射機中的核心模塊之一，在根據(jù)設計要求保證一定的效率和線性度的情況下，要求輸出大功率給外部負載。功率放大器通常是無線收發(fā)機中功耗最大的模塊，為了降低功耗，延長電池壽命，要求它具有較高的效率。此外，隨著通信技術的發(fā)展，信道容量急劇增加，許多無線通信系統(tǒng)都采用了幅度/相位組合調(diào)制技術，功率放大器在輸出大功率時要防止發(fā)生幅度失真，這就對功率放大器的線性度提出了很高的要求。CMOS射頻功率放大器有兩個主要的缺陷，一個是熱載流子效應［1］，另一個是柵介質(zhì)層擊穿［2］。這兩個問題都隨著工藝尺寸變小而變得更嚴重［3］。標準的0.18 μm CMOS工藝的晶體管最大的柵漏間電壓為2V，擊穿電壓在4V左右。在功率放大器中，管子漏端的直流與交流電壓之和可能達到兩倍乃至三倍的電源電壓，管子有發(fā)生柵介質(zhì)層擊穿的危險［4］。本文采用了兩級自偏置共源共柵結(jié)構(gòu)，可以有效防止柵介質(zhì)層擊穿和熱載流子效應。

1 自偏置結(jié)構(gòu)

傳統(tǒng)共源共柵結(jié)構(gòu)放大電路如圖1(a)所示。M1作為共源管，M2作為共柵管。射頻信號從M1管的柵極G1輸入，M2管的柵極接一個電壓Vdd為2.4V的直流電壓源。在最大輸出功率的情況下，D2端的電壓波動的峰值為1.5Vdd。在這種結(jié)構(gòu)中，晶體管M1的柵漏電壓擺幅較小，這是因為D1的電壓值一直低于G2的電壓值，其差值等于M2管的柵源電壓。因此，電源電壓受限于M2的擊穿電壓。其仿真結(jié)果如圖1(b)所示。在這次仿真中，電源電壓為2.4V，工作頻率為2.4GHz。為了克服這個問題，引入了一種自偏置共源共柵結(jié)構(gòu)如圖2(a)所示。該結(jié)構(gòu)把節(jié)點D2交流電壓VD2通過一個Rb-Cb阻容網(wǎng)絡耦合到節(jié)點G2，有利于在設計功放時確保兩個MOS管盡可能有相同的最大柵漏電壓擺幅。對G2的偏置是通過調(diào)整Rb－Cb來實現(xiàn)的。這樣，既保證了M2管有一個大的信號擺幅，又能夠避免M2管出現(xiàn)熱載流子效應。

M2管的VD2和VG2的電壓波形如圖2(b)所示，其最大電壓差為1.3V。與圖1(b)中傳統(tǒng)電路的最大電壓差2.0V比較降低了0.7V，所以自偏置M2管的VDG電壓差相對傳統(tǒng)結(jié)構(gòu)的M2管降低了約35%。

自偏置共源共柵結(jié)構(gòu)雖然能夠消除高壓擊穿的可能，但是Rb-Cb值的確定至關重要，它們對電路的線性度和增益有一定的影響，該結(jié)構(gòu)的小信號等效電路如圖3所示［5］。

圖1 傳統(tǒng)共源共柵放大器結(jié)構(gòu)及瞬態(tài)仿真波形

圖2 自偏置共源共柵放大器結(jié)構(gòu)及瞬態(tài)仿真波形

圖3 自偏置共源共柵結(jié)構(gòu)的小信號等效電路圖

根據(jù)圖3中的自偏置共源共柵結(jié)構(gòu)小信號等效電路等效電路，可以得到關于Vgs2的方程組:

同理，也可以得到關于Vg2的方程組:

聯(lián)立兩個方程組求解可以得到電壓增益表達式:

從式3可知，如果Rb或Cb增加，放大器的增益都會有所增加，但是通過電路仿真后的電壓波形可知，若Rb或Cb增加，導致Vg2的電壓擺幅降低，從而漏端節(jié)點電壓波形將會在輸入功率較低的情況下就開始失真。所以Rb和Cb的值不僅要依據(jù)M1和M2管盡可能有相同的柵漏信號擺幅，同時也力求在增益和線性度之間有個較好的折中。

2 完整的電路拓撲結(jié)構(gòu)及分析

本次設計的功率放大器的完整電路及其S參數(shù)特性如圖4所示。功率放大器由兩級電路構(gòu)成，每一級都采用自偏置共源共柵結(jié)構(gòu)，在提供適當增益的同時，提高了前后級電路的隔離度，為阻抗匹配提供了便利條件。晶體管M1和M2為驅(qū)動級，其柵寬分別設置為0.6mm和0.3mm，M3和M4為功率輸出級，其柵寬分別設置為2mm和1.5mm。按照微米設計規(guī)則，所有器件的柵長都為0.18 μm。其中，C1、C2、C3為輸入匹配電路，L4、C4為輸出匹配電路。

圖4 功放電路結(jié)構(gòu)及S參數(shù)仿真結(jié)果

圖4(b)中的仿真結(jié)果表明，在 2.4GHz時，S21大約在 31dB，S11和 S22分別為 －70dB和 －20.35dB。

電路在2.4GHz時的1dB壓縮點、輸出功率、功率增益以及功率附加效率的仿真結(jié)果如圖5、6所示。從圖5中可以看出，功率放大器的輸出功率在輸入為－11.3dBm的時候開始壓縮，此時1dB壓縮點的輸出功率為20.5dBm。從圖6中可以看出，功率放大器的小信號功率增益為32dB，最大輸出功率為23dBm，功率附加效率達到49%。

圖5 1dB壓縮點仿真結(jié)果

圖6 兩級自偏置共源共柵結(jié)構(gòu)功放

3 結(jié)束語

設計的功率放大器采用Cadence SpectreRF軟件進行模擬和優(yōu)化。一種自偏置共源共柵的拓撲結(jié)構(gòu)電路在本次設計中得到了采用，用以減小晶體管的熱載流子效應。電路仿真結(jié)果顯示，在2.4V電源電壓下，電路的輸出功率達到20.3dBm，功率增益為32dB，對應的功率附加效率為49%，滿足指標要求。

［1］ Tirdad Sowlati，Domine M W Leenaerts.A 2.4GHz 0.18 μm CMOS self-biased cascode power amplifier［J］.IEEE journal of solid-state circuits，2003，38(8):1 318 －1 324.

［2］ Zhang H P，Ma L J，Wei T L，et al.Experimental Research on TF SOI LDMOS Ring Oscillator with EM NMOSFET and AM PMOSFET Assemblies at High Temperature［C］.Suzhou:International Symposium on Physical and Failure Analysis of Integrated Circuits，2009:447 －450.

［3］ Zhang H P，Jiang Lifei，Sun Lingling，et al.A novel SOI LDMOS with a Trench Gate and Field Plate and Trench Drain for RF applications［C］.Sydney:International Symposium on Communications and Information Technologies，2007:34 －39.

［4］ 陳波，張海鵬，許生根，等.一種自偏置預失真線性功率放大器［J］.杭州電子科技大學學報，2010，30(6):1－4.

［5］ 趙明付.2.4GHz CMOS功率放大器設計［D］.杭州:杭州電子科技大學，2009:33－35.