司慧玲
(鄭州華信學(xué)院 河南 鄭州 451100)
由于電子技術(shù)的飛速發(fā)展和印制電路板加工工藝的不斷提高,新的大規(guī)模和超大規(guī)模集成電路芯片不斷涌現(xiàn)出來,現(xiàn)代電子線路系統(tǒng)已經(jīng)變得非常復(fù)雜了。同時電子產(chǎn)品又在向小型化的方向發(fā)展,要在更小的空間內(nèi)實現(xiàn)更復(fù)雜的線路的電路功能,在這種情況下,對印制電路板設(shè)計和制作要求也越來越高了??焖?、準(zhǔn)確地完成電路版的設(shè)計對電子線路工作者而言是一個挑戰(zhàn)。于是各種各樣的電子線路輔助設(shè)計工具(EDA)應(yīng)運(yùn)而生,其中影響比較大的有ORCAD、PowerPCB及Protel系列等。Protel設(shè)計系統(tǒng)是世界上第一套將EDA環(huán)境引入Windows環(huán)境的EDA開發(fā)工具[1]。Protel在國內(nèi)知名度最高,應(yīng)用最廣泛。
在做一個項目前要做好準(zhǔn)備工作,新建項目是必須的,后期將會在該項目下建立各類文件,便于整個設(shè)計工作的管理。
1)在計算機(jī)指定盤,建立一個屬于自己的文件夾如E盤。
2)啟動Protel DXP。執(zhí)行菜單命令[File]/[New]/[PCB Project],系統(tǒng)建立一個項目文件,命文件名為:clock.PrjPcb,并進(jìn)行保存。
1)執(zhí)行菜單命令,[File]/[New]/[Schematic],新建原理圖文件。
2)然后執(zhí)行命令,[File]/[Save]命令,選擇路徑并輸入文件名clock,完成E:clock.PrjPcb電子鐘雙面板電路原理圖文件的建立。
如圖1所示執(zhí)行菜單命令新建一個原理圖庫文件命名為clock.schlib,注意該文件也在項目中建立。在默認(rèn)元件庫中找不到的元器件都需要自己繪制,電路中的集成塊U1、U2、U3都需要自己繪制。
圖1 創(chuàng)建原理圖庫Fig.1 Creat schematic library
引腳編輯時執(zhí)行[Tools]/[Component properties],打開元件屬性編輯器對話框,點擊按鈕[Edit pins…],打開元件引腳編輯器,根據(jù)序號對引腳名稱進(jìn)行集中編輯,以此提高了工作效率。
protel中一個是常用元器件雜項庫(Miscellaneous Devices.IntLib),另一個是常用插接件雜項庫(Miscellaneous Connectors.IntLib)[2],以及自己創(chuàng)建的原理圖庫clock.schlib,其他庫需要時再載入。
2.3.1 放置元器件
注意放置元器件后封裝修改,U1、U2、U3的封裝先用系統(tǒng)默認(rèn),等放置后再做修改。
2.3.2 布局連線
數(shù)字鐘原理圖較為復(fù)雜,檢修起來也比較困難,如果采用網(wǎng)絡(luò)標(biāo)記法,則能克服上述缺陷。具有相同的網(wǎng)絡(luò)標(biāo)號的導(dǎo)線,不管圖上是否連接在一起,都被看作同一條導(dǎo)線[3],所以將該電路中相連的兩個管腳,用相同的網(wǎng)絡(luò)標(biāo)號標(biāo)注,便于繪制、檢查、修改。原理圖如圖2所示。
圖2 數(shù)字鐘原理圖Fig.2 Digital clock schematic
封裝就是實際元器件焊接到電路板時所指示的外觀和焊點的位置,原理圖中的元器件表示一個實際元器件的電氣模型[4],所以封裝制作一定要符合實際元器件尺寸。
Protel 2004引入了集成庫的概念,在原理圖中選擇的元器件就已經(jīng)有了需要的封裝,Protel 2004附帶了68,000多個元件的設(shè)計庫[5],包括原理圖FPGA設(shè)計的即調(diào)即用及預(yù)綜合元件集成庫,并且這些封裝都能完全的符合要求,當(dāng)然如果不滿意也可以修改這個元器件的封裝,當(dāng)然還可以在PCB庫編輯器制作所需要的封裝。
執(zhí)行菜單命令 [File]/[New]/[PCB Library],新建一個PCB庫文件,啟動了PCB封裝編輯器,新建元器件封裝庫默認(rèn)文件名為clock.Pcblib.執(zhí)行菜單命令[File]/[Save]或單擊保存按鈕,可以選擇文件位置并將文件重命名保存。
執(zhí)行菜單命令[Tools]/[Library Optinons],系統(tǒng)彈出如圖所示對話框可以進(jìn)行封裝編輯器的面板參數(shù)設(shè)置,如圖3所示。
圖3 板選項設(shè)置Fig.3 Board options
然后放置焊盤,繪制封裝外形。
執(zhí)行菜單命令[File]/[New]/[PCB],在數(shù)字鐘項目中新建PCB文件,執(zhí)行菜單命令[File]/[Save],保存完畢一個新的PCB文件clock.pcblib就建成了。
執(zhí)行菜單命令[Design]/[Options],打開對話框進(jìn)行參數(shù)設(shè)置。執(zhí)行菜單命令[Design]/[Board Layuers… ]打開如圖對話框進(jìn)行板層設(shè)置,如圖4所示。
圖4 板層設(shè)置Fig.4 Board layers
該電路比較復(fù)雜,所以采用雙層板。初步規(guī)劃電路板的尺寸為寬度80 mm,高度50 mm。
1)單擊Placements工具欄中的原點標(biāo)識符,或執(zhí)行菜單命令[Edit]/[Origin]/[Set],設(shè)置PCB左下點為新坐標(biāo)基準(zhǔn)點。
2)繪制物理邊界。
將圖層轉(zhuǎn)化為物理層Mechanical1,單擊Placement工具欄中的/按鈕或選擇[Place]/[Line]菜單命令,繪制尺寸為 80×50 mm封閉的矩形邊框作為物理邊界。
3)繪制電氣邊界。
將圖層轉(zhuǎn)化為禁止布線層Keep-Out Layer,單擊Placement工具欄中的交互布線按鈕或選擇[Pace]/[Interacive Routing]菜單命令啟動交互布線操作,形成一個距物理邊界1 mm的電氣邊界。
執(zhí)行菜單命令[Design]/[Import Changes From];點擊按鈕Validate Changes按鈕,進(jìn)行系統(tǒng)檢測;若檢測完全正確,點擊Execue Changes按鈕,將網(wǎng)絡(luò)表和元器件載入PCB編輯器中。后點擊Close按鈕,關(guān)閉。
加載網(wǎng)絡(luò)表時引腳會丟失,原因是引腳定義順序的錯誤[6],這種錯誤在載入網(wǎng)絡(luò)表時候和設(shè)計規(guī)則檢查時都不會被發(fā)現(xiàn),結(jié)果會影響電路的功能實現(xiàn),以至于燒毀器件。
執(zhí)行菜單命令[Tools]/[Auto Placement]/[Auto Placer],對元器件進(jìn)行自動布局布局規(guī)則選擇Cluster Placer;自動布局后,對元器件進(jìn)行手工調(diào)整。
執(zhí)行命令[Auto Route]/[All],啟動自動布線操作。自動布線后電路如圖5所示。
圖5 自動布線Fig.5 Auto route
自動布線結(jié)束后,需要對布線進(jìn)行手工調(diào)整。調(diào)整重點是地線,其次是電源回路。
完成布線設(shè)計后,可以統(tǒng)一進(jìn)行設(shè)計規(guī)則檢查。DRC
執(zhí)行菜單命令[Tools]/[Design Rule Check]命令啟動印制電路板規(guī)則檢查如圖6所示。
圖6 布線規(guī)則檢查Fig.6 Rules to check
本設(shè)計應(yīng)用Protel dxp 2004繪圖軟件完成了數(shù)字鐘從原理圖繪制到雙面印制電路板的制作,其中制作了新的元器件電路符號及封裝,簡化了設(shè)計過程。正確把握設(shè)計環(huán)節(jié),運(yùn)用一定的設(shè)計技巧,再進(jìn)行反復(fù)的調(diào)整,才能設(shè)計漂亮的電路板。
[1]清源計算機(jī)工作室.Protel 99 SE原理圖與PCB設(shè)計[M].北京:高等教育出版社,2003.
[2]李俊婷.計算機(jī)輔助電路設(shè)計與Protel DXP[M].北京:高等教育出版社,2006.
[3]王廷才,王崇文,等.電子線路輔助設(shè)計[M].北京:高等教育出版社,2006.
[4]孫玉軍.Protel DXP電路設(shè)計技術(shù)[M].北京:冶金工業(yè)出版社,2008.
[5]劉光輝.Protel 2004---新一代完整的板計設(shè)計工具[EB/OL].[2010-06-24].http://www.gongkong.com/webpage/paper/201006/20100624134033 00002.htm.
[6]索世文,馬剛.基于Protel的PCB板圖設(shè)計[J].沈陽航空工業(yè)學(xué)院學(xué)報,2007,24(3):52-54.SUOShi-wen,MA Gang.PCB board design based on protel[J].Journal of Shenyang Institute of Aeronautical Engineering,2007,24(3):52-54.