葛澎 王堃

摘 要：提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計方案，分析整個系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計方案等。本設(shè)計方案外部電路結(jié)構(gòu)簡單可靠，特別適用于多路檢測系統(tǒng)中，而且可以根據(jù)需要容易地對系統(tǒng)進行擴展，對于檢測系統(tǒng)來講具有一定的通用性。

關(guān)鍵詞：FPGA; A/D采集; 數(shù)字量采集; Verilog HDL語言設(shè)計

中圖分類號：TN914-34 文獻標(biāo)識碼：A 文章編號：1004-373X(2011)15-0161-03