余 林，張厚武，姚凱學(xué)

(貴州大學(xué)計算機科學(xué)與信息學(xué)院，貴州 貴陽 550025)

0 引言

在光柵測量領(lǐng)域，通常需要對被測對象的一些參數(shù)進行采集、分析和處理，這就需要高速的數(shù)據(jù)采集系統(tǒng)，以在極短的時間內(nèi)獲得大量數(shù)據(jù)[1]。我國大多數(shù)工廠生產(chǎn)的光柵測量設(shè)備采用ISA總線傳輸，而ISA總線傳輸速度慢，滿足不了新工藝條件下的高實時性和高精度的測量需求[2]。因此，開發(fā)PCI總線的光柵測量儀成為必然的選擇方案。設(shè)計PCI總線一般有3種設(shè)計方案，第一種是利用FPGA強大的現(xiàn)場可編程能力去實現(xiàn)PCI總線協(xié)議，PCI總線協(xié)議比較復(fù)雜，它不但有著嚴格的同步時序要求，而且為了實現(xiàn)即插即用和自動配置，PCI接口還要求有許多的配置寄存器，因此它的接口電路實現(xiàn)起來比較困難，需要對PCI總線協(xié)議有深刻的理解和較強的程序設(shè)計能力;第二種是使用IP核技術(shù)，但是成熟的IP核價格非常昂貴，使總的開發(fā)成本增加;第三種方案是使用PCI接口芯片，以硬件的形式對PCI協(xié)議進行解析，PCI接口芯片提供本地數(shù)據(jù)接口，開發(fā)人員只需掌握本地數(shù)據(jù)接口就能對其進行編程，通過硬件電路將本地數(shù)轉(zhuǎn)換成PCI格式數(shù)據(jù)，然后與上位機通信，這種設(shè)計方案具有實現(xiàn)容易、開發(fā)周期短、性價比高、系統(tǒng)穩(wěn)定性和可控性好等優(yōu)點[3-4]。

1 系統(tǒng)總體設(shè)計

FPGA芯片采用EasyFPGA030，實現(xiàn)對光柵尺莫爾條紋信號的細分、辯向和計數(shù)，單片機C8051F340完成測量數(shù)據(jù)的轉(zhuǎn)發(fā)和向FPGA發(fā)送測量命令，PCI接口芯片采用CH365實現(xiàn)單片機端本地數(shù)據(jù)到PCI總線數(shù)據(jù)的轉(zhuǎn)換。在實際測量過程中，PC機上位機軟件發(fā)送測量命令，系統(tǒng)啟動測量程序;FPGA對經(jīng)過濾波、降噪等前期處理電路處理后的3路光柵尺信號X、Y、Z進行細分、辯向后計數(shù);單片機C8051F340收到上位機命令后對FPGA計數(shù)器的數(shù)值進行讀取、鎖存;然后通過單片機8位數(shù)據(jù)口送給CH365的本地數(shù)據(jù)接口;CH365硬件電路把從單片機傳來的數(shù)據(jù)轉(zhuǎn)換成PCI格式的數(shù)據(jù)，最后通過PCI總線傳送給上位機。系統(tǒng)總體結(jié)構(gòu)圖如圖1所示。

圖1 系統(tǒng)結(jié)構(gòu)圖

2 硬件設(shè)計

2.1 FPGA模塊的設(shè)計

EasyFPGA030擁有3萬個系統(tǒng)門，VQ100封裝，采用Flash架構(gòu)，是一款低功耗、掉電非易失的FPGA，能顯著提高設(shè)計的效率和性能。

提高光柵信號測量精度一般有2種方式。一種是增加光柵格密度，由于受成本、材料和加工工藝等限制，這種實現(xiàn)方式很難實現(xiàn);另一種是對光柵信號進行細分[4-5]。光柵細分是根據(jù)光柵信號的波形、幅值或者相位變化規(guī)律，在一個周期內(nèi)進行插補，從而獲得優(yōu)于一個信號周期的更高的分辨率。

光柵信號細分是利用兩路相位差為90°的信號的4個跳變沿，在每一個跳變沿產(chǎn)生一個輸出脈沖，這樣就可在一個周期內(nèi)輸出4個脈沖[5]，達到對光柵信號四倍頻計數(shù)的目的。

光柵信號辯向是利用監(jiān)測細分后的信號A′的位置來進行判定的，如果A′出現(xiàn)在B為負的半周期，則A滯后于B，光柵尺正向運動;反之，如果A′出現(xiàn)在B為正的半周期，則A超前于B，光柵尺反向運動。A和B兩路輸入信號可組成的狀態(tài)(A、B)共有4 種，即(0、0)，(0、1)，(1、0)和(1、1)。當光柵尺正向移動時，狀態(tài)轉(zhuǎn)換過程為(0、0)→(0、1)→(1、0)→(1、1)→(0、0)…，而反向移動時正好相反。由上可知，只要判定狀態(tài)(1、1)和狀態(tài)(1、0)的先后順序就可以確定光柵尺的移動方向。如果光柵尺正向移動，可逆計數(shù)器便實現(xiàn)加計數(shù)，一個周期內(nèi)共可實現(xiàn)4次加計數(shù)，從而實現(xiàn)正轉(zhuǎn)狀態(tài)的四倍頻計數(shù)。同理，當光柵反向運動時，可逆計數(shù)器將在一個周期內(nèi)進行四次減計數(shù)[5]。光柵信號辨向原理圖如圖2所示。

采用FPGA實現(xiàn)光柵傳感器信號的處理，將細分、辯向和計數(shù)的邏輯電路全部集成在一片F(xiàn)PGA芯片中，實現(xiàn)高度集成化。由于工作現(xiàn)場的干擾信號使得光柵信號輸出波形失真，所以將脈沖信號先通過施密特觸發(fā)器及RC濾波整形后再送入FPGA[5]，由FPGA對脈沖信號計數(shù)和判向，并將數(shù)據(jù)送入內(nèi)部可逆計數(shù)器，如圖3所示。

圖3 FPGA模塊功能圖

2.2 C8051F340單片機模塊設(shè)計

單片機C8051F340從FPGA可逆計數(shù)器讀取測量數(shù)據(jù)，然后通過單片機8位數(shù)據(jù)口傳送到PCI接口芯片CH365，CH365再把測量數(shù)據(jù)通過PCI總線傳送到上位機。單片機既作為上位機命令的傳送者，也作為FPGA測量數(shù)據(jù)的緩存器，因此不需要額外的存儲器對測量數(shù)據(jù)進行緩存，簡化了硬件設(shè)計。

2.3 PCI總線接口設(shè)計

PCI總線有嚴格復(fù)雜的時序要求，為了縮短開發(fā)設(shè)計周期，不必去設(shè)計復(fù)雜的接口模塊，甚至不必完全理解PCI規(guī)范的細節(jié)，可采用專用的PCI接口芯片。通過使用PCI接口芯片，只需要使用相關(guān)的地址線、數(shù)據(jù)線以及幾個控制信號，就能實現(xiàn)PCI總線與PCI用戶設(shè)備之間的連接。該設(shè)計選擇了一種新型實用的PCI接口芯片CH365。CH365是一種低成本、快速、簡易的接口芯片，能完成大部分的PCI接口工作，尤其是這種芯片具有本地硬件地址的功能，使原工作在8位ISA總線上的電路能夠平滑移植到PCI總線上而不需要非常大的硬件改動，而且底層驅(qū)動軟件的改動也較小，這將給上層控制軟件的優(yōu)化提供更多的時間，而不需要再花費大量時間在底層調(diào)試上。

該設(shè)計數(shù)據(jù)傳輸是將1個字節(jié)分成2個4位數(shù)據(jù)進行傳輸，PC機接收到數(shù)據(jù)后在把低四位和高四位字節(jié)整合成一個字節(jié)，而不需要增加任何額外的硬件成本。CH365連接單片機和PCI總線接口原理如圖4所示。

圖4 CH365連接單片機和PCI總線原理圖

3 軟件設(shè)計

3.1 FPGA模塊軟件設(shè)計

FPGA模塊主要完成光柵信號的細分、辯向和計數(shù)，響應(yīng)單片機發(fā)出的測量命令，用Verilog HDL語言實現(xiàn)上述功能，Verilog HDL語言是一種以文本形式來描述數(shù)字系統(tǒng)硬件結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。程序流程圖如圖5所示。

圖5 FPGA程序流程圖

3.2 C8051F340單片機模塊軟件編寫

單片機通過CH365與PC機通信采用半字節(jié)傳輸方式，實現(xiàn)原理如下:CH365在本地端提供了通用的8位數(shù)據(jù)總線和可以獨立控制輸出的6位地址信號線A15～A10，使用CH365的A15～A10作為輸出，由PC機控制;D7～D0作為輸入，由單片機控制。CH365的A15作為PC機對單片機的中斷控制信號。將A15置為低電平，則觸發(fā)單片機的中斷，等待單片機響應(yīng)。在單片機響應(yīng)中斷后，將A14作為判斷數(shù)據(jù)上傳下傳的標志信號。如果A14為低電平，則為數(shù)據(jù)上傳;如果A14為高電平，則為數(shù)據(jù)下傳。在數(shù)據(jù)下傳過程中，A14作為下傳數(shù)據(jù)高4位或低4位的指示信號，A13～A10作為數(shù)據(jù)位，D7作為單片機對PC機的應(yīng)答信號。如果A14為1，則A13～A10上的數(shù)據(jù)作為下傳數(shù)據(jù)的低4位;如果A14為0，則A13～A10上的數(shù)據(jù)作為下傳數(shù)據(jù)的高4位。在數(shù)據(jù)上傳過程中，D7作為上傳數(shù)據(jù)高4位或低4位的指示信號，D3～D0作為數(shù)據(jù)位，A14作為PC機對單片機的應(yīng)答信號。如果D7為0，則D3～D0上的數(shù)據(jù)作為上傳數(shù)據(jù)的低4位;如果D7為1，則D3～D0上的數(shù)據(jù)作為上傳數(shù)據(jù)的高4位。最后對所接收到的數(shù)據(jù)進行整合。程序流程圖如圖6所示。

圖6 單片機程序流程圖

3.3 上位機和數(shù)據(jù)采集卡的通訊接口設(shè)計

上位機通信接口用VC++6.0編寫，首先必須預(yù)安裝CH365驅(qū)動程序CH365WDM.INF，操作系統(tǒng)才能識別CH365，然后在程序頭文件里面添加 CH365DLL.H文件，并把CH365DLL.H拷貝到程序工程目錄下編譯軟件才能識別，最后調(diào)用CH365DLL里面封裝的函數(shù)庫實現(xiàn)相應(yīng)功能，通信接口程序流程圖如圖7所示。

圖7 上位機和數(shù)據(jù)采集卡的通信接口程序流程圖

4 結(jié)束語

設(shè)計并實現(xiàn)了一種高速采集光柵測量數(shù)據(jù)的PCI數(shù)據(jù)采集卡，充分利用FPGA強大的可編程能力，利用Verilog HDL硬件描述語言實現(xiàn)光柵信號的細分、辯向和計數(shù);使用單片機C8051F340向FPGA發(fā)送測量命令和讀取、存儲和上傳測量數(shù)據(jù);并使用PCI接口芯片CH365實現(xiàn)高速PCI總線數(shù)據(jù)傳輸;最后設(shè)計了上位機和數(shù)據(jù)采集卡的通信接口。使用CH365與FPGA結(jié)合的方式，最大限度地減小PCB的面積并且提高了電路運行的穩(wěn)定性。

實際使用測試表明:該數(shù)據(jù)采集卡完全能滿足高速高精度的光柵測量需求，解決企業(yè)在高精度光柵測量領(lǐng)域所面臨的問題。相對于傳統(tǒng)ISA總線的數(shù)據(jù)采集卡，具有數(shù)據(jù)傳輸速度快，系統(tǒng)可靠性高，實時性更好，可控性更佳等特點。

[1]王生祥，勾瑞.基于PCI局部總線的數(shù)據(jù)采集卡的設(shè)計.儀表技術(shù)與傳感器，2001(10):21-23.

[2]王強，文豐，任勇峰.基于FPGA的高速實時數(shù)據(jù)采集存儲系統(tǒng).儀表技術(shù)與傳感器，2009(1):50-52.

[3]申柏華，徐杜，王日明.基于365芯片的高速數(shù)據(jù)采集系統(tǒng)PCI接口設(shè)計.計算機測量與控制，2005(13):606-608.

[4]馮壽廷，李迪，劉潭義.基于FPGA的高精度光柵計數(shù)卡.儀表技術(shù)與傳感器，2006(2):55-59.

[5]金鋒，盧楊，王文松，等.光柵四倍頻細分電路模塊的分析與設(shè)計.北京理工大學(xué)學(xué)報，2006(12):1073-1076.