郭紅英,高 雁

(忻州師范學院物理與電子系,山西忻州 034000)

動態(tài)測試系統(tǒng)通常都是放置在被測體內部,無法從外界獲得電源,必須自帶供電設備,由于被測體空間的緣故,測試系統(tǒng)體積不能太大,電池體積也要盡可能小[1],這就會造成電池容量較小。因而測試系統(tǒng)在滿足測試要求的情況下,功耗要盡可能地實現(xiàn)微功耗。

1 低功耗元器件的選擇

數(shù)字電路的功耗:數(shù)字IC主要選用74HC系列高速COMS電路,或4000系列低速COMS電路,盡量少用74LS電路。通常存儲器的功耗和容量的關系不大,故無論從功耗角度還是體積角度應盡可能選一片大容量存儲器而不是選多片小容量存儲器[2]。

模擬電路的功耗:選用單電源軌到軌運放,選用可關斷或具有省電模式的A/D。

2 降低工作電壓

降低功耗一個非常有效的途徑就是降低整個系統(tǒng)的工作電壓。由公式P=U2/R可知,系統(tǒng)功耗與工作電壓的平方成正比,所以降低工作電壓是降低功耗的有效方法。即使不改變電路的結構,通過降低工作電壓就可以顯著地減少功耗。在這里,我們假設電路的主要結構不變,將工作電壓從5V降低到3.3V就可節(jié)約56%的功耗,如果降低至2.5V,則可節(jié)約75%的功耗。因此,通過降低工作電壓來實現(xiàn)微功耗是非常有效的[3]。但是系統(tǒng)的工作電壓是不能無限制降低的,降低電壓會影響電路的速度,同時電壓降低時,引起的延時將導致電路性能的下降。只能在滿足電路性能的條件下降低電壓才有現(xiàn)實意義。

3 減小負載電容

系統(tǒng)的動態(tài)功耗與負載電容成正比,因此減小負載電容是降低整個系統(tǒng)功耗的又一有效途徑。在CMOS電路當中,電容主要體現(xiàn)在兩方面:一方面是器件柵電容和節(jié)點電容,它們和器件生產工藝息息相關;另一方面是連線電容。隨著生產工藝的不斷改進,器件電容越來越小,而電路結構越來越復雜,導致布線電容已經(jīng)超過了器件電容。為了減小整個系統(tǒng)的負載電容,在器件選擇上可以選擇小器件,PCB設計時應該盡可能減小連線長度以及電路板上下平行布線。

4 電源控制技術

電源控制技術的主要設計思路為:在電路需要工作時進行供電,不需要工作時停止供電,減小電路等待狀態(tài)的功耗。通常可采用單電池電源來實現(xiàn)多分支電源管理,達到系統(tǒng)各功能模塊相對獨立供電,待機狀態(tài)可以分別斷電,達到降低功耗的目的。電路開關的選擇,應選擇導通電阻小、開關速度快、靜態(tài)功耗小、驅動電流小的器件;及時關閉系統(tǒng)中閑置的部件,使其轉入低功耗的睡眠模式,可起到降低功耗的作用。

從功率時間因子的角度來看,降低某一狀態(tài)的功耗可通過減小該狀態(tài)的電流或縮短該狀態(tài)的持續(xù)時間來實現(xiàn)。相對于數(shù)據(jù)待讀出態(tài),狀態(tài)的持續(xù)時間應盡量滿足測試要求,降低功耗只能依靠減小電流來實現(xiàn)。從測試系統(tǒng)接通電源,經(jīng)過安裝等過程,到信號觸發(fā)開始正式記錄工作,有效的記錄時間只占觸發(fā)前很短的瞬間。如果在通電后測試系統(tǒng)不馬上進入待觸發(fā)狀態(tài),而是處于微功耗的接通電源態(tài),等到鄰近正式記錄前,再通過某種上電控制系統(tǒng)進入待觸發(fā)狀態(tài),就可以極大地縮短待觸發(fā)狀態(tài)的持續(xù)時間,進而極大地減小系統(tǒng)工作的功耗時間因子。

也就是說,將測試系統(tǒng)分為五種狀態(tài):接通電源態(tài)、待觸發(fā)狀態(tài)、觸發(fā)態(tài)、等待讀出態(tài)、讀出態(tài)。以放入式電子測壓器為例。接通電源態(tài)時關斷大部分電路的電源,只有狀態(tài)觸發(fā)器等少數(shù)電路工作。接通電源態(tài)是可持續(xù)很長時間的微功耗狀態(tài) (幾個微安)。待觸發(fā)狀態(tài)和觸發(fā)態(tài)時電路各部件全部工作,功耗最大 (幾個毫安)。從接通電源態(tài)到待觸發(fā)狀態(tài)的轉換由上電開關的狀態(tài)決定[2]。觸發(fā)態(tài)后記錄一定長度的數(shù)據(jù)后進入等待讀出態(tài),等待讀出態(tài)大部分電路處于關斷電源狀態(tài),該狀態(tài)可持續(xù)很長時間 (幾十個微安)。由此看出采用電源控制技術不僅解決了測試系統(tǒng)由于電池能量不足帶來的測試問題,而且能更好地適應被測系統(tǒng)的要求,使用上更加方便。

例如:某型號放入式電子測壓器,未使用電源控制技術時,工作狀態(tài)的功耗如表1。

表1 未使用電源控制技術時工作狀態(tài)功能示意

從表1可見,電路所需電池的總耗電量為450mA·h,從目前的電池原理及工藝看,電池體積都太大,無法滿足測試要求 (測壓器體積要求小于裝藥量的2%)。由于在等待觸發(fā)態(tài)電路的功耗最大,且大部分時間屬于無效工作狀態(tài),把等待觸發(fā)態(tài)分解為接通電源態(tài)和等待觸發(fā)態(tài)后,則各工作狀態(tài)的功耗如表2。

表2 采用電源控制技術后工作狀態(tài)功能示意

比較以上兩種情況,采用電源控制技術后電子測壓器的功耗降低為原來的1/65;選用容量70mA·h,最大工作電流7mA的小體積電池即可滿足電子測壓器再進行10次測量。

上述技術的實現(xiàn)一方面靠的是電路系統(tǒng)的設計,另一方面靠各種上電開關實現(xiàn)。電路中采用多種電源需注意以下問題:

由于電路中有多種電源供電,為了保證系統(tǒng)的可靠工作,需要采取一些措施[4]。以CMOS器件為例,在CMOS電路中存在著輸入端保護電路和輸出端保護電路。輸入端保護網(wǎng)絡有四個元件組成,一個多晶硅電阻R1,一個連接到VCC的二極管D1,一個是連接到地的擴散二極管D2及電阻R2。這樣要求在進行電源控制時要解決電路中不同供電部分的電氣相容性問題,也即在系統(tǒng)部分斷電時,斷電部分電路與其他部分電路不能發(fā)生電氣沖突,可通過電路的保護設計很好地解決這一問題[5]。

5 進行電路的優(yōu)化設計

優(yōu)化設計應注意的基本原則有:

(1)深入進行功能分析,去掉多余的功能,簡化設計目標,可采用狀態(tài)圖的設計方法;

(2)測試系統(tǒng)降低功耗的一個重要原則,就是盡量用軟件替代硬件的原則。

這樣不僅簡化了硬件設計,而且對降低功耗也起到了重要的作用。例如可以使用軟件來實現(xiàn)接口電路中的串并轉換電路的功能,既簡化了電路的硬件結構節(jié)約成本,又減少了系統(tǒng)功耗。

[1]張文棟.存儲測試系統(tǒng)的可靠性分析[J].測試技術學報,1994,8(2):12-15.

[2]祖靜,申湘南,張文棟.存儲測試技術[J].兵工學報,1994(4).

[3]陳鴻.通用存儲測試系統(tǒng)控制器研究[D].太原:太原機械學院,1992.

[4]葛芬,吳寧.功耗優(yōu)化的片上網(wǎng)絡協(xié)同映射[J].應用科學學報,2008,26(6):606-612.

[5]陳俊峰,楊向萍.基于MSP430F149的便攜式儀器的低功耗設計[J].集成電路應用,2004(12):36-38.