何人望，謝丹丹，楊毅波，饒攀

(華東交通大學(xué)電氣與電子工程學(xué)院，江西南昌330013)

FPGA在基于IEC61850的饋線保護(hù)中的應(yīng)用

何人望，謝丹丹，楊毅波，饒攀

(華東交通大學(xué)電氣與電子工程學(xué)院，江西南昌330013)

基于IEC61850面向?qū)ο筮M(jìn)行變電站饋線微機(jī)保護(hù)建模，根據(jù)饋線配置的保護(hù)方式和所要完成的功能進(jìn)行功能分解，再逐步合成建立保護(hù)信息模型、信息交換模型，合理地選擇智能電子設(shè)備IED的配置。以FPGA為處理器實(shí)現(xiàn)保護(hù)功能。FPGA的并行性、流水線和有限狀態(tài)機(jī)設(shè)計(jì)思想，可以使整個(gè)邏輯電路更為合理、穩(wěn)定。FPGA用于實(shí)現(xiàn)物理層通信芯片和網(wǎng)絡(luò)協(xié)議互連的粘合邏輯，將通信和網(wǎng)絡(luò)功能合并到同一設(shè)備中，具備較好的互操作性。并用Quartus II進(jìn)行保護(hù)功能仿真。

饋線微機(jī)保護(hù);IEC51850;FPGA;Quartus II;功能仿真

國(guó)際電工委員會(huì)第57技術(shù)委員會(huì)(IEC TC57)定制了基于通用網(wǎng)絡(luò)通信平臺(tái)的變電站自動(dòng)化系統(tǒng)新標(biāo)準(zhǔn)IEC61850，并于2004年發(fā)行，用以解決實(shí)現(xiàn)變電站自動(dòng)化功能的智能電子設(shè)備投入變電站的測(cè)試、通信及互操作性問(wèn)題，解決通信技術(shù)飛速發(fā)展但變電站設(shè)備生命周期較長(zhǎng)這個(gè)“瓶頸問(wèn)題”，該協(xié)議將是變電站(遠(yuǎn)程終端單元RTU或者變電站自動(dòng)化系統(tǒng))到控制中心的唯一通信協(xié)議，也是變電站自動(dòng)化系統(tǒng)甚至過(guò)程到控制中心的唯一的通信協(xié)議［1］。

現(xiàn)場(chǎng)可編程門(mén)陣列FPGA(Field Programmable Gate Array)具有現(xiàn)場(chǎng)可編程能力，低功耗、便于升級(jí)及穩(wěn)定等優(yōu)勢(shì)，是一種面向未來(lái)的芯片，適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域，是一種可以實(shí)現(xiàn)大規(guī)模邏輯電路的器件。與那些內(nèi)部功能已被制造商固化的器件相反，編程“在現(xiàn)場(chǎng)”進(jìn)行，可在實(shí)驗(yàn)室中配置，也可對(duì)已應(yīng)用的電子系統(tǒng)中某個(gè)設(shè)備進(jìn)行功能改進(jìn);可以滿足IEC61850不受通信約束的互操作性。在變電站綜合自動(dòng)化未來(lái)發(fā)展中，是非常具有發(fā)展前途的芯片。在電力系統(tǒng)及微機(jī)保護(hù)中也開(kāi)始應(yīng)用［2－5］。

1 基于IEC61850的變電站饋線微機(jī)保護(hù)

基于IEC6180的變電站自動(dòng)化系統(tǒng)具有分層、分布的體系結(jié)構(gòu)，將變電站系統(tǒng)分成變電站層、間隔層和過(guò)程層。微機(jī)保護(hù)智能電子設(shè)備(IED)位于間隔層，各種保護(hù)與測(cè)控IED按照它們的電壓等級(jí)和作用分布在不同的間隔單元。非常規(guī)儀用互感器和智能開(kāi)關(guān)的使用，對(duì)通信接口提出新的要求，也使原來(lái)由保護(hù)測(cè)控IED或合并單元完成的任務(wù)下放到過(guò)程層，保護(hù)模式配置更為智能化和網(wǎng)絡(luò)化，也為變電站的功能集成和自由配置提供更大的可能性。

首先依據(jù)IEC6180建立饋線微機(jī)保護(hù)模型。保護(hù)信息模型和建模方法有四個(gè)主要的部件:保護(hù)信息模型、信息交換方法、映射到具體的通信協(xié)議、IED配置。饋線保護(hù)配置:三段式低電壓閉鎖方向過(guò)流保護(hù)，重合閘，過(guò)負(fù)荷保護(hù)等。三段式低電壓閉鎖方向過(guò)流保護(hù)I段為瞬時(shí)電流速斷保護(hù)，II段是限時(shí)電流速斷保護(hù)，III段是過(guò)流保護(hù)，也可以整定為反時(shí)限電流保護(hù)。根據(jù)配置的饋線保護(hù)類(lèi)型選擇基本邏輯節(jié)點(diǎn)(LN)，每種保護(hù)選擇一個(gè)邏輯節(jié)點(diǎn)，分段式保護(hù)每段選擇一個(gè)邏輯節(jié)點(diǎn)，并選擇保護(hù)相關(guān)邏輯節(jié)點(diǎn)和其他邏輯節(jié)點(diǎn)。所選擇邏輯節(jié)點(diǎn)如下。

三段式低電壓閉鎖過(guò)流保護(hù)I段選擇瞬時(shí)過(guò)電流或上升率邏輯節(jié)點(diǎn)PIOC，II段是限時(shí)電流速斷保護(hù)，選擇PTOC，III段是過(guò)流保護(hù)，選擇PTOC，如整定為反時(shí)限電流保護(hù)則選擇PVOC;過(guò)負(fù)荷保護(hù)選擇PVOC;線路方向比較用邏輯節(jié)點(diǎn)PSCH(用于線路保護(hù)功能配合邏輯配置建模，保護(hù)配置允許不同保護(hù)功能和條件“動(dòng)作出口”交換);保護(hù)跳閘條件PTRC、自動(dòng)重合閘RREC、斷路器失靈RBEC、斷路器XCBR等邏輯節(jié)點(diǎn)。基于它們的功能，這些邏輯節(jié)點(diǎn)包含帶專用數(shù)據(jù)屬性的數(shù)據(jù)，由專用服務(wù)交換信息。

將邏輯節(jié)點(diǎn)按照它們的功能分配到邏輯設(shè)備(LD)，最后合成智能電子設(shè)備。合成的智能電子設(shè)備模型圖如圖1所示。圖中PTOC1表示過(guò)流II段，PTOC2表示過(guò)流III段。

每種信息模型定義一些服務(wù)，服務(wù)對(duì)包含在邏輯節(jié)點(diǎn)的數(shù)據(jù)、數(shù)據(jù)屬性和其他屬性進(jìn)行操作。抽象通信服務(wù)接口(ACSI)將具體應(yīng)用映射到不同的通信棧，提供了通過(guò)虛擬鏡像訪問(wèn)真實(shí)數(shù)據(jù)和真實(shí)設(shè)備、設(shè)備內(nèi)部和設(shè)備之間的接口，對(duì)傳統(tǒng)的保護(hù)算法內(nèi)容不做描述，只規(guī)定保護(hù)功能所在邏輯節(jié)點(diǎn)的對(duì)外表達(dá)和接口。抽象通信服務(wù)接口在通信和應(yīng)用之間建立的接口由特定通信服務(wù)映射(SCSM)來(lái)實(shí)現(xiàn)，達(dá)到應(yīng)用和通信之間的獨(dú)立，應(yīng)用設(shè)備和應(yīng)用軟件可以在遵循新通信技術(shù)的系統(tǒng)中重復(fù)使用，應(yīng)用軟件和技術(shù)的更新也可以在通用開(kāi)發(fā)平臺(tái)上下載到設(shè)備。通過(guò)變電站配置語(yǔ)言(SCL)實(shí)現(xiàn)對(duì)智能電子設(shè)備功能和數(shù)據(jù)的配置描述［6］。Kalkitech SCL Manager軟件提供了一種軟件工程平臺(tái)，可進(jìn)行基于IEC61850變電站的設(shè)計(jì)和配置，并可以定義通信方案，按照要求進(jìn)行數(shù)據(jù)映射;它還提供了邏輯節(jié)點(diǎn)模板，可協(xié)助建立完整功能的智能電子設(shè)備。

圖1 微機(jī)保護(hù)信息模型

2 FPGA在微機(jī)保護(hù)種的應(yīng)用

IEC61850主要目的是實(shí)現(xiàn)智能電子設(shè)備之間的互操作性，是一種面向未來(lái)的標(biāo)準(zhǔn)，F(xiàn)PGA作為微機(jī)保護(hù)智能電子設(shè)備的處理器可現(xiàn)場(chǎng)可編程能力、便于升級(jí)，是一種面向未來(lái)的芯片。其掉電易失性使得其在微機(jī)保護(hù)中的應(yīng)用受到限制，因此必須采取斷電保護(hù)措施或者選擇非易失性芯片［7］。

FPGA可編程部分采用靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)、反熔絲等技術(shù)，一般采用SRAM，將編程信息存儲(chǔ)在靜態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元之中。常用的查找表(Look Up Table)形式的FPGA的一個(gè)SRAM單元中存儲(chǔ)LUT真值表中的一個(gè)值，由輸入個(gè)數(shù)來(lái)決定邏輯電路的規(guī)模。FPGA能夠反復(fù)使用，使用非常靈活，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。FPGA基本組成部分有可編程輸入/輸出、邏輯塊、嵌入式塊隨機(jī)存儲(chǔ)器、底層嵌入功能單元、專用硬核等。FPGA的集成度很高，從數(shù)萬(wàn)系統(tǒng)門(mén)到千萬(wàn)系統(tǒng)門(mén)不等，可以完成復(fù)雜的時(shí)序與組合邏輯電路功能。

FPGA可以包涵內(nèi)嵌的乘法器、專用計(jì)算例程和大量的片上隨機(jī)存儲(chǔ)器等所有數(shù)字信號(hào)處理器(DSP)操作所需要的特性，加上FPGA的并行性，比最快的DSP芯片還要快至500倍甚至更多，可以更好的滿足微機(jī)保護(hù)對(duì)數(shù)據(jù)處理的高速性;其并行性和可重配置性來(lái)實(shí)現(xiàn)軟件算法的“硬件加速”。FPGA長(zhǎng)期以來(lái)用于實(shí)現(xiàn)物理層通信芯片和網(wǎng)絡(luò)協(xié)議互連的粘合邏輯，可將通信和網(wǎng)絡(luò)功能合并到同一設(shè)備中。

目前常用硬件描述語(yǔ)言(HDL)設(shè)計(jì)方法，有利于自頂向下設(shè)計(jì)、模塊的劃分和復(fù)用，可移植性和通用性好，設(shè)計(jì)不會(huì)因?yàn)樾酒墓に嚺c結(jié)構(gòu)的變化而變化。最流行的HDL語(yǔ)言是Verilog和VHDL。系統(tǒng)級(jí)設(shè)計(jì)和軟硬件聯(lián)合設(shè)計(jì)，在系統(tǒng)級(jí)層次進(jìn)行設(shè)計(jì)和仿真，抽象層次高，仿真和結(jié)構(gòu)描述代碼一致，優(yōu)化效果好，可縮短設(shè)計(jì)周期。

傳統(tǒng)變電站饋線微機(jī)保護(hù)的硬件結(jié)構(gòu)如圖2所示，F(xiàn)PGA作為處理器，保護(hù)程序存儲(chǔ)于閃存(FLASH)中，每次上電先從FLASH中將程序下載到FPGA中。圖2中EPROM是電可編程只讀存儲(chǔ)器，RAM是隨機(jī)存取存儲(chǔ)器。

3 保護(hù)建模和仿真

實(shí)現(xiàn)饋線保護(hù)的FPGA選擇Altera公司的芯片，并使用其提供的Quartus II軟件。從下向上建立保護(hù)模型。首先針對(duì)所配置的保護(hù)，根據(jù)保護(hù)邏輯圖獨(dú)立的設(shè)計(jì)和優(yōu)化每個(gè)保護(hù)及保護(hù)功能相關(guān)模塊(為了識(shí)別方便，保護(hù)模塊和邏輯節(jié)點(diǎn)取相同的名稱)，通過(guò)分析綜合，建立波形文件進(jìn)行功能仿真，再生成圖形文件;在頂層設(shè)計(jì)中集成所有的保護(hù)及保護(hù)功能相關(guān)的已優(yōu)化的圖形文件，然后進(jìn)行優(yōu)化驗(yàn)證，分析綜合、布局布線、匯編、時(shí)序分析，通過(guò)仿真(也可以使用modelsim仿真)。通過(guò)JTAG(Joint Test Action Group)接口將程序下載FPGA對(duì)其進(jìn)行配置，測(cè)試時(shí)通過(guò)主動(dòng)串行配置AS(Active Serial Programming)方式將程序下載到FLASH中，每次上電即將程序下載到FPGA進(jìn)行工作。

圖2 微機(jī)保護(hù)硬件結(jié)構(gòu)

三段式低壓閉鎖方向過(guò)流保護(hù)邏輯圖如圖3所示。圖3中YB=1表示某段電流保護(hù)軟壓板投入;CB1=1表示低壓閉鎖控制字投入;CB2=1表示方向閉鎖控制字投入;CB3=1表示PT斷線控制字投入;CB4=1表示PT斷線閉鎖保護(hù)控制字投入;UL為低壓閉鎖定值;Iset為某段過(guò)流定值;t為某段過(guò)流延時(shí);DA、DB、DC分別為A相、B相、C相滿足動(dòng)作條件的方向。

Quartus II功能仿真波形圖如圖4所示。圖中DA、DC為高電平，表示A、C相滿足動(dòng)作的方向要求，DB為低電平，表示B相不滿足方向要求，即使B相電流超過(guò)設(shè)定值，保護(hù)也不會(huì)動(dòng)作。

圖3 三段低壓閉鎖方向過(guò)流保護(hù)邏輯圖

圖4 三段低壓閉鎖方向過(guò)流保護(hù)功能仿真

Ia、Ib、Ic為高電平部分說(shuō)明電流超過(guò)整定值，在相關(guān)控制字投入的情況下，如果低壓沒(méi)有閉鎖則輸出out為高電平，發(fā)出跳閘信號(hào)，并驅(qū)動(dòng)重合閘。每段整定值和跳閘時(shí)間不同，各種定值用parameter設(shè)定并可修改。

過(guò)負(fù)荷保護(hù)邏輯圖如圖5所示。圖5中YB=1表示過(guò)負(fù)荷軟壓板投入;CB=0表示過(guò)負(fù)荷保護(hù)控制字投信號(hào)，CB=1表示過(guò)負(fù)荷保護(hù)控制字投跳閘;Iset是過(guò)負(fù)荷定值，Imax表示三相電流中的最大值，t是過(guò)負(fù)荷延時(shí)。仿真圖如圖6所示。CB=0，YB=1且負(fù)荷電流超過(guò)整定值，經(jīng)過(guò)時(shí)間t輸出out2為高電平發(fā)出信號(hào)。CB=1，YB=1且電流超過(guò)整定值，經(jīng)過(guò)延時(shí)t輸出out1為高電平，發(fā)出跳閘信號(hào)并閉鎖重合閘。

圖5 過(guò)負(fù)荷保護(hù)邏輯圖

圖6 過(guò)負(fù)荷保護(hù)仿真圖

通過(guò)同樣的方式，建立重合閘模塊，之后將三段式低壓閉鎖方向過(guò)流保護(hù)、過(guò)負(fù)荷和重合閘的Verilog語(yǔ)言描述文件轉(zhuǎn)換成圖形符號(hào)，組成頂層保護(hù)模塊符號(hào)圖，如圖7所示，圖中3個(gè)模塊分別是重合閘模塊chz、過(guò)負(fù)荷模塊gfh和三段低壓閉鎖方向過(guò)電流模塊sbgl，為顯示方便，三段式電流保護(hù)模塊只顯示了一個(gè)。圖中符號(hào)模塊上方的表格是參數(shù)表，表中Parameter和Value項(xiàng)分別是此模塊的參數(shù)名稱和所設(shè)定的參數(shù)值。

圖7 三段過(guò)流保護(hù)、過(guò)負(fù)荷、重合閘合成

4 結(jié)論

IEC61850是關(guān)于變電站通信網(wǎng)絡(luò)和系統(tǒng)的新標(biāo)準(zhǔn)，基于此標(biāo)準(zhǔn)根據(jù)饋線配置的保護(hù)選擇邏輯節(jié)點(diǎn)，面向?qū)ο蠼?，并用層次化和模塊化的設(shè)計(jì)方法對(duì)保護(hù)方式建立FPGA模塊，以FPGA作為變電站饋線微機(jī)保護(hù)智能電子設(shè)備IED的處理器，可以為微機(jī)保護(hù)和變電站自動(dòng)化系統(tǒng)提供廣闊的發(fā)展空間，只是這個(gè)發(fā)展前景及互操作性的實(shí)現(xiàn)還有賴于通用平臺(tái)的建立和完善。

［1］田國(guó)政.變電站自動(dòng)化系統(tǒng)的通信網(wǎng)絡(luò)及傳輸規(guī)約選擇［J］.電網(wǎng)技術(shù)，2003，27(9):66－68.

［2］周鵬，李楠.FPGA的設(shè)計(jì)及其在電力系統(tǒng)中的應(yīng)用［J］.河南電力，2005(2):52－54.

［3］陳志敏，曹建.電力系統(tǒng)繼電保護(hù)的FPGA方案設(shè)計(jì)與研究［J］.華中電力，2007(3):11－14.

［4］阮建國(guó)，林家駿.數(shù)字保護(hù)算法的FPGA實(shí)現(xiàn)方法［J］.華東理工大學(xué)學(xué)報(bào)，2006，32(4):449－455.

［5］田志國(guó)，易永輝，劉崇新等.基于FPGA的微機(jī)保護(hù)圖形化編程設(shè)計(jì)［J］.繼電器，2006，34(1):15－17.

［6］童曉陽(yáng)，李崗，陳德明，王曉茹.采用IEC61850的變電站間隔層IED軟件設(shè)計(jì)方案［J］.電力系統(tǒng)自動(dòng)化，2006，30(14): 54－57.

［7］陳凡，李從飛，魯雅斌，張金貴.基于FPGA的微機(jī)保護(hù)板間通信技術(shù)［J］.電力系統(tǒng)保護(hù)與控制，2008，36(18):73－77.

(責(zé)任編輯 王建華)

Application of FPGA in Feeder Protection Based on IEC61850

He Renwang，Xie Dandan，Yang Yibo，Rao Pan

(School of Electrical and Electronic Engineering，East China Jiaotong University，Nanchang 330013，China)

An object－oriented model for substation feeder digital protection is established based on IEC61850.Functions are decomposed according to the feeder protection methods and functions to be accomplished.Then the functions are gradually synthesized to establish the protection information model and information exchanging model，and choose a reasonable configuration for intelligent electronic device.The protection functions are realized using an FPGA processor.Parallelism，pipelining，and finite state machine design of FPGA can make the whole logic more reasonable and stable.FPGA is used to implement the glue logic of physical layer communication chip and network protocols interconnect.Functions of communications and network will be merged into the same device with a better interoperability.The protection functions are simulated using Quartus II.

feeder microprocessor－based protection;IEC61850;FPGA;Quartus II;functional simulation

TM773

A

1005－0523(2010)04－0052－05

2010－03－29

何人望(1963－)，男，博士研究生，副教授，研究方向?yàn)殡娏ο到y(tǒng)自動(dòng)化。