屈凌翔，單悅爾，楊 兵

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

基于CPLD的ARINC429總線接口系統(tǒng)設(shè)計(jì)

屈凌翔，單悅爾，楊 兵

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

文章首先簡(jiǎn)單介紹了ARINC429航空總線的應(yīng)用背景和總線傳輸協(xié)議的基本內(nèi)容。然后根據(jù)ARINC429航空總線標(biāo)準(zhǔn)的要求，提出一種基于ACTEL公司CPLD的透明數(shù)據(jù)傳輸系統(tǒng)方案。在QUARTUSⅡ和MODELSIM的設(shè)計(jì)平臺(tái)上，該系統(tǒng)成功實(shí)現(xiàn)12路ARINC429信號(hào)接收和4路ARINC429信號(hào)發(fā)送的功能，每個(gè)通道都包括32×8的數(shù)據(jù)FIFO，ARINC429字長(zhǎng)為32位，主機(jī)接口采用16位，429數(shù)據(jù)速率支持12.5 kbps與100 kbps，數(shù)據(jù)傳輸實(shí)時(shí)可靠，能較好地滿足ARINC429通信系統(tǒng)的要求。該電路系統(tǒng)采用正向設(shè)計(jì)，Verilog HDL硬件語(yǔ)言描述，ACTEL公司A3P250VQG100I實(shí)現(xiàn)，規(guī)模十四萬(wàn)門左右，采用VQFP100封裝，雙電源設(shè)計(jì)，功耗低至0.4W，能較好地滿足工業(yè)級(jí)電路系統(tǒng)低功耗的設(shè)計(jì)要求。

ARINC429總線；接收發(fā)送系統(tǒng)；透明傳輸；復(fù)雜可編程邏輯器件

1 前言

ARINC429數(shù)據(jù)總線是美國(guó)航空無(wú)線電公司制定的一種民用航空標(biāo)準(zhǔn)數(shù)據(jù)總線。它作為波音、空中客車、麥道等飛機(jī)上機(jī)載計(jì)算機(jī)及導(dǎo)航設(shè)備之間信息交聯(lián)的主要總線，在我國(guó)民用、軍用飛機(jī)上也被普遍采用。通常ARINC429總線數(shù)據(jù)傳輸?shù)慕涌陔娐吩O(shè)計(jì)都是采用專用芯片實(shí)現(xiàn)的，這就使接收發(fā)送的通道數(shù)量和儲(chǔ)存數(shù)據(jù)的緩存受到限制，并且價(jià)格昂貴，尤其不適用于需要備份關(guān)鍵數(shù)據(jù)的系統(tǒng)。本設(shè)計(jì)利用CPLD內(nèi)部豐富的資源，可以增加數(shù)據(jù)通路，并且使存儲(chǔ)容量得到很大提高，同時(shí)有效地縮小系統(tǒng)體積，降低成本。模塊化設(shè)計(jì)也使系統(tǒng)的配置靈活度有很大提高。

2 ARINC429總線傳輸協(xié)議

ARINC429 數(shù)字信息傳輸規(guī)范闡述了通過(guò)一對(duì)屏蔽雙絞線（數(shù)字?jǐn)?shù)據(jù)總線）從一個(gè)端口向其他系統(tǒng)和設(shè)備以串行方式傳輸數(shù)字?jǐn)?shù)據(jù)信息的方法。系統(tǒng)規(guī)定，在一對(duì)傳輸線上，不允許雙向傳輸數(shù)據(jù)信息。系統(tǒng)所傳輸?shù)臄?shù)據(jù)或者是采用二進(jìn)制表示法（BNR）編碼的，或者是采用二一十進(jìn)制（BCD一二進(jìn)制編碼的十進(jìn)制）表示法編碼，而且字母和數(shù)字是根據(jù)ISO-5字母編碼發(fā)送的。這種由源系統(tǒng)提供的數(shù)據(jù)具有很高的速率，所以能保證數(shù)據(jù)更新值的微小變化。傳輸是按“開(kāi)環(huán)”（數(shù)據(jù)單向流動(dòng)）方式進(jìn)行，奇偶校驗(yàn)位（第32位）作為每個(gè)數(shù)字字的一部分來(lái)發(fā)送，以便數(shù)據(jù)接收端進(jìn)行簡(jiǎn)單的勘誤和數(shù)據(jù)合理性檢驗(yàn)，這樣可防止顯示錯(cuò)誤或可疑的數(shù)字字。

ARINC429的發(fā)送速度有100kbps和12.5kbps兩種，在同一總線不得將兩種速度混用，采用了雙極回零調(diào)制，發(fā)送出去的脈沖有三個(gè)電平，即高電平（+15V），0電平（0V）、低電平（-15V）。高電平為邏輯1。字與字之間以一定間隔（4位）分開(kāi)，此間隔作為字同步。數(shù)據(jù)傳輸是以電脈沖形式發(fā)送的，一個(gè)電脈沖就是1位。1個(gè)數(shù)字字（32位）被分為5段，即標(biāo)志碼（label），第1～8位，源/目的地識(shí)別碼（SDI）；第9～10位：數(shù)據(jù)區(qū)（data）；第11～29位：符號(hào)狀態(tài)位（SSW）；第30～31位：奇偶校驗(yàn)位（parity）；第32位。

3 多通道ARINC429總線接口系統(tǒng)設(shè)計(jì)

該系統(tǒng)提供有ARINC429標(biāo)準(zhǔn)航空串行數(shù)據(jù)和16bit寬數(shù)據(jù)總線：包括4個(gè)獨(dú)立發(fā)送通道、12個(gè)獨(dú)立接收通道和可選擇操作方式的可編程控制器。每個(gè)發(fā)送器電路包括一個(gè)發(fā)送緩存器和一個(gè)邏輯控制器，發(fā)送緩存器是一個(gè)8×32bit的FIFO，而控制邏輯則允許主機(jī)給發(fā)送器寫數(shù)據(jù)塊，并通過(guò)主機(jī)使能發(fā)送器使該數(shù)據(jù)塊自動(dòng)發(fā)送出去。而每一個(gè)接收通道包括一個(gè)接收緩沖器和一個(gè)控制邏輯，接收緩存器是一個(gè)8×32bit的FIFO，控制邏輯則完成對(duì)接收數(shù)據(jù)的檢測(cè)并同時(shí)使能主機(jī)是否進(jìn)行讀取操作。系統(tǒng)還支持中斷工作方式，支持100kbps和12.5kbps串口數(shù)據(jù)速率，QFP100封裝，電源電壓3.3V，內(nèi)核電壓1.5V，采用ACTEL公司的A3P250VQG100I器件實(shí)現(xiàn)。系統(tǒng)功能實(shí)現(xiàn)框圖如圖1所示，系統(tǒng)主要由發(fā)送數(shù)據(jù)編碼器、接收數(shù)據(jù)譯碼器、發(fā)送緩沖器、接收緩沖器、系統(tǒng)時(shí)序控制器、控制和標(biāo)志寄存器以及主機(jī)接口控制器組成。

3.1 時(shí)鐘產(chǎn)生電路

將系統(tǒng)輸入的10MHz時(shí)鐘信號(hào)10MCLK分頻成內(nèi)部電路需要的100kHz時(shí)鐘、12.5kHz時(shí)鐘、200kHz時(shí)鐘、25kHz時(shí)鐘、200k×25Hz時(shí)鐘、25 k×16Hz時(shí)鐘，供內(nèi)部各個(gè)功能部分分別使用。

3.2 發(fā)送部分電路

發(fā)送通道包括數(shù)據(jù)間隔產(chǎn)生器、發(fā)送器定時(shí)器、中斷產(chǎn)生器、輸出移位寄存器和數(shù)據(jù)編碼器等電路（如圖2所示）。其中外部模塊8×32bit FIFO可由用戶進(jìn)行操作（如裝載、使能、非使能等）。首先主機(jī)接口控制器通過(guò)FIFO地址選通在FIFO不為滿的情況下把32bit的ARINC數(shù)據(jù)并行裝載入FIFO中，當(dāng)FIFO滿時(shí)則禁止繼續(xù)寫入數(shù)據(jù)。而當(dāng)數(shù)據(jù)發(fā)送信號(hào)有效時(shí)（由主機(jī)控制字控制）則FIFO移位時(shí)鐘被激活，數(shù)據(jù)被串行移到發(fā)送器驅(qū)動(dòng)器上，當(dāng)FIFO數(shù)據(jù)發(fā)送完為空時(shí)則產(chǎn)生中斷通知主機(jī)繼續(xù)數(shù)據(jù)的寫入，繼續(xù)新一輪的數(shù)據(jù)發(fā)送。

基本工作流程為：首先是當(dāng)FIFO為空時(shí)通知主機(jī)把一組數(shù)據(jù)寫入FIFO，然后主機(jī)寫入發(fā)送命令后發(fā)送通道依次讀出數(shù)據(jù)，最后按照ARINC429字?jǐn)?shù)據(jù)格式整理數(shù)據(jù)并按從低位到高位的順序發(fā)送出去；當(dāng)發(fā)送完一組數(shù)據(jù)后發(fā)送狀態(tài)寄存器自動(dòng)清零，并產(chǎn)生FIFO空中斷通知主機(jī)把另一組數(shù)據(jù)寫入FIFO，再次寫入發(fā)送命令把數(shù)據(jù)發(fā)送出去。

3.3 接收部分電路

接收通道包括接收器定時(shí)器、數(shù)據(jù)時(shí)鐘、同步檢測(cè)器、數(shù)據(jù)譯碼器、奇偶校驗(yàn)控器、SDI校驗(yàn)器、輸入數(shù)據(jù)寄存器等電路（如圖3所示）。其中外部模塊8×32bit FIFO可由用戶進(jìn)行操作（如讀取、使能、非使能等）。如果新數(shù)據(jù)到了，首先進(jìn)行同步處理判斷，如判斷同步則進(jìn)行接收數(shù)據(jù)并進(jìn)行奇偶校驗(yàn)，如果數(shù)據(jù)沒(méi)有錯(cuò)誤則被寫入FIFO。而當(dāng)FIFO為滿標(biāo)志時(shí)則禁止接收通道進(jìn)行寫入；只要FIFO有數(shù)據(jù)則產(chǎn)生中斷以通知主機(jī)進(jìn)行讀取，而當(dāng)FIFO為空時(shí)中斷自動(dòng)消失。

基本工作流程為：首先是進(jìn)行數(shù)據(jù)同步檢測(cè)，如果成功則進(jìn)行數(shù)據(jù)的各種校驗(yàn)處理（奇偶校驗(yàn)/字間隔校驗(yàn)），如果同步檢測(cè)和數(shù)據(jù)校驗(yàn)都沒(méi)有問(wèn)題則把接收到的數(shù)據(jù)寫入FIFO并產(chǎn)生中斷通知主機(jī)讀取，否則將繼續(xù)檢測(cè)數(shù)據(jù)同步信號(hào)或者丟棄錯(cuò)誤數(shù)據(jù)轉(zhuǎn)而重新進(jìn)行數(shù)據(jù)的接收處理。當(dāng)FIFO為滿時(shí)將禁止接收通道寫FIFO，F(xiàn)IFO為空時(shí)也禁止主機(jī)進(jìn)行讀取操作。

3.4 代碼設(shè)計(jì)與實(shí)現(xiàn)

電路設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言編寫，在ACTEL公司的A3P250VQG100I器件中實(shí)現(xiàn)（如圖4所示）。

代碼描述部分如下：

ARINC429系統(tǒng)CPLD實(shí)現(xiàn)電路端口順序描述如圖5所示，采用QFP100封裝，電源電壓3.3V，內(nèi)核電壓1.5V。

4 結(jié)束語(yǔ)

該數(shù)據(jù)傳輸系統(tǒng)采用了時(shí)鐘使能設(shè)計(jì)方案，在QUARTUSⅡ和MODELSIM的設(shè)計(jì)平臺(tái)上，成功實(shí)現(xiàn)了4發(fā)12收的ARINC429總線接口電路，該電路可同時(shí)在多個(gè)通道下獨(dú)立地傳輸兩種總線數(shù)據(jù)。同時(shí)該系統(tǒng)還具有良好的可靠性、通用性和可擴(kuò)展性，實(shí)用價(jià)值很高。

［1］徐景碩．基于8位單片機(jī)的ARINCA29總線接口[J]．電子技術(shù)，2001，(8)：29-31．

［2］王六順，劉文波，黨萬(wàn)勝，等．基于DSP的ARINC429通信板的研制[J]．電子技術(shù)應(yīng)用，2000，26(12)：47-49．

［3］DEI公司．DEI1016 datasheet[S]．2000．

［4］宋萬(wàn)杰，羅豐，吳順君．CPLD技術(shù)及其應(yīng)用[M]．西安：西安電子科技大學(xué)出版社，1999．193-198．

The Design of ARINC429 Bus-interface System Based on CPLD

QU Lin-xiang , SHAN Yue-er, YANG Bing
（China Electronic Technology Group Corporation No.58Research Institute,Wuxi214035,China）

The paper introduces the application background of ARINC429 bus and the base content of the protocol. Then a scheme of a transparent data transmission system in accordance with ARINC429 bus standard is proposed based on CPLD，in which twelve input-channels and four output-channels of ARINC429 have been realized by the EAD platform of quartus and modelsim. Each channel includes 32×8 bits FIFO and sustains 12.5kbps and 100kbps data rate. This system still holds a 16-bit-host-interface and ARINC429 word is 32 bits. The data can be transmitted reliably in real-time,and it has been demonstrated that the scheme has fulfilled requirements of ARINC429 communication system quite wel1. The system is realized by Verilog HDL in the device A3P250VQG100I of ACTEL,which includes 400 thousand gates and is packeged by VQG100.The industrial system uses double powers in accordance with low-power-design, therefore its power-consume is only 0.4W.

ARINC429 bus; receiving/transmitting system; transparent transmission; CPLD

TN402

A

1681-1070（2010）09-0024-04

2010-06-29

屈凌翔（1981-），男，浙江人，畢業(yè)于電子科技大學(xué)，現(xiàn)在中國(guó)電子科技集團(tuán)公司第58研究所九部從事大規(guī)模集成電路設(shè)計(jì)與研究工作。