程方，黃世廣，郁志勇，張治中

（1. 重慶郵電大學 通信與信息工程學院，重慶 400065；2. 中興通訊股份有限公司，廣東 深圳 518057）

1 引言

彈性分組環(huán)（RPR, resilient packet ring）是一種新型的 MAC層協(xié)議[1]，其拓撲類似于傳統(tǒng)的FDDI[2]、令牌環(huán)[3]網(wǎng)絡(luò)，均采用了雙環(huán)結(jié)構(gòu)。RPR集Ethernet的經(jīng)濟性，SDH的高帶寬和高可靠性，IP技術(shù)的智能性于一體，受到了業(yè)界的廣泛關(guān)注。迄今，對 RPR組網(wǎng)技術(shù)的研究大致可以分為 2大類[4～9]：MAC協(xié)議性能分析和公平算法。公平算法是指當網(wǎng)絡(luò)發(fā)生擁塞時，控制環(huán)上的節(jié)點以便在擁塞鏈路上分配到公平的帶寬。在公平算法研究方面，業(yè)界廣泛采用的算法都是基于單阻塞點情況的，性能較好的有2種[10～12]：一種是循環(huán)排隊多址接入（CQMA,cyclic queuing multiple access）算法；另一種是空間重用協(xié)議（SRP, spacial reuse protocol）算法。盡管CQMA和SRP都可以實現(xiàn)帶寬的動態(tài)分配，但存在致命的缺點：算法存在振蕩而導致帶寬利用率不高。Gambiroza等人據(jù)此提出了環(huán)內(nèi)分布式虛擬時間調(diào)度（DVSR, distributed virtual-time scheduling in rings）算法[9]，在單阻塞點情況下，具有非常好的性能。當RPR網(wǎng)絡(luò)規(guī)模較大，且業(yè)務(wù)動態(tài)變化時，已有的研究表明[10～12]：排頭阻塞（head-of-line blocking）對網(wǎng)絡(luò)性能的影響是非常嚴重的，在此情況下，即使阻塞點遠離某節(jié)點的目的節(jié)點，其業(yè)務(wù)都會受到較大的限制，即導致大量業(yè)務(wù)受到不必要的“懲罰”。因此，包括DVSR在內(nèi)的單阻塞點算法不能保證帶寬的利用率。據(jù)此，研究了多阻塞點公平算法，目的在于解決單阻塞點公平性算法所存在的問題。

2 多阻塞點公平性評價準則

文獻[9]針對RPR單阻塞點情況提出了RIAS公平性評價準則，雖然保證了MAC協(xié)議公平性的要求，在提高網(wǎng)絡(luò)利用率方面取得較大突破，但是它并不適合于多阻塞點情況。本文借鑒了文獻[8]的思想，提出了一種適合于多阻塞點情況的評價準則。

不失一般性，設(shè) RPR環(huán)網(wǎng)是有向的，包括 N個節(jié)點（0＜N≤255），每條鏈路的帶寬相等，均為C。一條流（flow）就是在一個確定的輸入輸出節(jié)點對之間的業(yè)務(wù)，記入節(jié)點i和出節(jié)點j之間的業(yè)務(wù)為flow(i, j）。令Rij代表節(jié)點i和j間的公平速率，則在鏈路n上已分配的速率Fn為

對于已分配的速率矩陣R={Rij}，有以下約束條件：

定義1 矩陣R滿足式(2)和式(3)的約束條件，就說R是可行且是唯一的。

定義2 設(shè)θi為源節(jié)點i的加權(quán)值，θij為流(i, j)的加權(quán)值，如果存在一個可行的速率矩陣R，使得下述條件成立，則稱鏈路n是穿過鏈路n的flow(a,b)與R相關(guān)的瓶頸段，記為Bn(a, b)。

1) Fn=Cn，1≤n≤N；

2) Rab/θab=max{Rij/θij}(1≤i j≤N，且 i＝a), 穿過鏈路n的流都由節(jié)點a發(fā)出；

3) IAn(a)/θa=max{IAn(i)/θi}(1 ≤ i≤ N)， 且Rab/θab=max{Rij/θij}(1≤i, j≤N，且 i＝a)，穿過鏈路n的流由多個源節(jié)點發(fā)出。

定義 3 設(shè)θi和θi′分別為源節(jié)點i與源節(jié)點 i′的加權(quán)值，θij和θi′j′分別為 flow(i, j)與 flow(i′, j′)的加權(quán)值，RBn(i,j)為穿過瓶頸段Bn(i, j)的流，一個可行的速率矩陣R如果滿足下述條件，則被認為是滿足多阻塞點公平性評價準則的。

在保證可行性且 flow(i, j)與 flow(i′, j′)經(jīng)過的鏈路至少有一段相同的前提下，若要增加Rij，除非減小 Ri′j′ (1≤i,i′,j,j′≤N)，且

1) Rij/θiθij≥Ri′j′/θi′θi′j′, i=i′；

RBn(i,j)＞0, R[Bn(i,j),Bn′(i′,j′)]＞0, n ≠ n′；

3) IAn(i)/θi≥IAn(i′)/θi′, 除上述條件以外。

由以上定義，如果 flow(i, j)與 flow(i′, j′)的源節(jié)點相同，則前者的速率與相應(yīng)的加權(quán)值之比不小于后者；如果網(wǎng)絡(luò)上存在不同的瓶頸段，2條流至少穿過一個相同的瓶頸段，則穿過瓶頸段較少的流的速率與相應(yīng)的加權(quán)值之比不小于穿過較多瓶頸段的流的速率與相應(yīng)的加權(quán)值之比；除上述2種情況外，穿過同樣的鏈路 n，且源節(jié)點為i的流的速率之和與節(jié)點 i的加權(quán)值之比不小于源節(jié)點為 i′的流的速率之和與節(jié)點i′的加權(quán)值之比。

為便于理解，對多阻塞點公平性評價準則舉例予以說明。如圖1所示，各條流的容量需求為無限大，多阻塞點公平性評價準則共享帶寬如下：R14=R15=R25=R45=0.333C，R12=0.667C。如果考慮flow(1,2)，當flow(1,5)沒有減少速率，增加flow(1,2)的速率是不可行的，違反了條件 1)。如果考慮flow(2,4)和 flow(2,5)，不減少 flow(1,5)或者 flow(4,5)的速率，而增加flow(2,4)和flow(2,5)的速率也是不可行的，違反了條件3)。對于條件2)，假設(shè)網(wǎng)絡(luò)上存在2個瓶頸段[S2,S3]和[S4,S5]，要增flow(4, 5)，只能減少flow(1,5)或者flow(2,5)的速率。

3 基于閉環(huán)反饋模式的多阻塞點公平算法

3.1 算法實現(xiàn)模塊

圖2 基于閉環(huán)反饋模式的多阻塞點公平性算法的實現(xiàn)

基于閉環(huán)反饋模式的多阻塞點公平算法的組成模塊如圖2所示，主要包括被控對象、反饋部分和控制部分3部分。反饋部分又由3個模塊組成：擁塞檢測模塊、計算單元模塊和調(diào)整單元模塊。算法的核心是確定反饋部分的公平速率值。

3.2 公平速率的確定

如圖3所示，在節(jié)點S0和Sn之間，節(jié)點S0最多有1條業(yè)務(wù)流經(jīng)過節(jié)點Sn，節(jié)點S1最多有2條業(yè)務(wù)流經(jīng)過節(jié)點Sn，節(jié)點Sn-1最多有n條業(yè)務(wù)流經(jīng)過節(jié)點Sn。設(shè)Sn為阻塞節(jié)點，節(jié)點S0,S1,…,Sn的權(quán)值分別為 a0,a2,…,an。

圖3 算法模型

令m＝a0+a1+…+an。對阻塞節(jié)點Sn，計算得到每條聚合流實際分配到的帶寬分配矩陣為：

設(shè)bij為每條業(yè)務(wù)流的權(quán)值，。

則在理想狀態(tài)下，每一條業(yè)務(wù)流實際分配的帶寬為：

假設(shè)第i個節(jié)點預(yù)留的A類業(yè)務(wù)和B-CIR（承諾速率）類業(yè)務(wù)的帶寬為mi，其剩余的C類和B-EIR（額外速率）類的業(yè)務(wù)流的分配權(quán)值為wij，有：

令wij= albij，則每條業(yè)務(wù)流的本地公平帶寬Cw可以表示為：

對于某一阻塞點來說，它將下游阻塞節(jié)點所廣播的公平幀的內(nèi)容和自己計算的本地公平速率進行比較，選擇其中較小者廣播給上游節(jié)點。假設(shè)Cwr為第r個阻塞節(jié)點所分配的公平速率值，某條業(yè)務(wù)流經(jīng)過調(diào)整后所分配到的公平帶寬為 C′w，則本地的公平帶寬C′w為：

經(jīng)過式(6)調(diào)整后，鏈路可能尚有剩余的帶寬，為了最大限度利用鏈路資源，實現(xiàn)空間重用，剩下的業(yè)務(wù)流所分配到的帶寬需要進一步調(diào)整，如圖 4所示。

圖4 多阻塞點網(wǎng)絡(luò)參考模型

對于圖 4，根據(jù)式(6)，需要調(diào)節(jié)的業(yè)務(wù)流為flow(2,7)和 flow(3,7)，那么 flow(1,4)和 flow(2,4)要共享剩余的帶寬不小于式(5)得到的帶寬。這里采用通用的做法，令所有節(jié)點和業(yè)務(wù)流的權(quán)值相等（即al=a，bij=b），則本地阻塞節(jié)點在分配了通過本地節(jié)點又通過下游阻塞節(jié)點的業(yè)務(wù)流后，剩余的業(yè)務(wù)流所分配到的帶寬 C′w為

其中，m為在某一阻塞節(jié)點經(jīng)過式(6)調(diào)節(jié)的業(yè)務(wù)流總數(shù)；p為產(chǎn)生業(yè)務(wù)流且有業(yè)務(wù)流不需式(6)調(diào)節(jié)的節(jié)點總數(shù)；q為第l個節(jié)點所發(fā)出的，不需要式(6)調(diào)節(jié)的業(yè)務(wù)流總目。wk為業(yè)務(wù)流的分配權(quán)值，wk=ab。

式(5)～式(7)在理論上很好地解決了多阻塞點帶寬分配的問題，但在工程應(yīng)用上，算法實現(xiàn)難度偏高?？蓪⑹?5)～ 式(7)進一步轉(zhuǎn)換成式(8)。

式(8)中，num為流經(jīng)本地節(jié)點的業(yè)務(wù)流總數(shù)；LCw(k)0為本地節(jié)點的公平速率；RC+1為下一狀態(tài)的剩余帶寬；RC0為當前狀態(tài)下的剩余帶寬；FCw(k)0為本地節(jié)點向上游節(jié)點廣播的公平速率值；FCw(k)-1為下游阻塞節(jié)點向本地節(jié)點廣播的公平速率值。

式(8)由上而下計算，主要思想如下。

1) 由式(8a)估算第 k條 flow(i,j)的本地節(jié)點公平速率值。

2) 每處理一條業(yè)務(wù)流，num自減1。

3) 通過式(8c)，選擇 LCw(k)0和 FCw(k)-1中的較小者，封裝成多阻塞點公平幀，向上游節(jié)點廣播。

4) 通過式(8d)計算下一狀態(tài)的剩余帶寬RC+1。

對于單一阻塞節(jié)點來說，式(5)～式(7)組合而成的算法時間復雜度是O(sn2)，式(8)的算法時間復雜度是O(n2)。但對整個網(wǎng)絡(luò)來說，如果存在s個阻塞節(jié)點，由式(5)～式(7)組合而成的算法需要等待下游阻塞節(jié)點完成帶寬的公平分配后才能公平分配本地公平帶寬，因此時間復雜度是O(sn2)。式(8)則是一旦接收到某條數(shù)據(jù)流的公平幀就調(diào)整該條數(shù)據(jù)流，不需要等待下游阻塞節(jié)點完成帶寬的公平分配，所以式(8)的時間復雜度是 O(n2)?？梢?，在多阻塞狀態(tài)下，式(8)更優(yōu)越。

3.3 算法的選擇

對于圖 4，不失一般性，設(shè)剩余帶寬為 1，每條流的分配權(quán)值為1，節(jié)點S3和節(jié)點S6為阻塞節(jié)點。

算法 1 由式(5)～式(7)確定多阻塞點的公平速率值。

根據(jù)式(5)，得到節(jié)點 S6估算的本地公平速率值為

節(jié)點S3估算的本地公平速率值為

當節(jié)點S6的公平幀反饋到節(jié)點S3后，經(jīng)比較，有 R27＞R′27，R37＜R′37，依據(jù)式(6)，R′27和 R′37被調(diào)整為

為了最大限度利用剩余帶寬，根據(jù)式(7)，重新計算 R′14和 R′24為

所以系統(tǒng)最終構(gòu)建的公平帶寬為

算法2 由式(8)確定多阻塞點的公平速率值。

由圖4可得，wk=ab=1，流經(jīng)阻塞節(jié)點S6的業(yè)務(wù)流總數(shù)為5，由式(8)得到

當阻塞節(jié)點S6將flow(2,7)的公平速率值（0.2）反饋到阻塞節(jié)點S3后，S3由式(8a)得到公平速率估算值為

經(jīng)比較，節(jié)點S3將0.2封裝到MCFF中，再發(fā)送給上游節(jié)點，即R′27最終的公平速率值R′27=0.2。此時，下一狀態(tài)的剩余帶寬為(1-0.2)=0.8，流經(jīng)S3的業(yè)務(wù)流的總數(shù)目num變?yōu)?。

同理，當阻塞節(jié)點S6將flow(3,7)的公平速率值0.2反饋到阻塞節(jié)點S3后，S3通過計算，得到公平速率的估算值為

經(jīng)比較得出 R′37最終的公平速率值 R′37=0.2。此時，剩余帶寬為(0.8-0.2)=0.6，流經(jīng)S3的業(yè)務(wù)流的總數(shù)目num變?yōu)?。

由于flow(1,4)和flow(2,4)沒有流經(jīng)阻塞節(jié)點S6，對S6不產(chǎn)生影響，所以它們的公平速率值由式(8a)求得：R′14= R′24=0.3。則最終的公平速率為

由前述可知：2種方案都實現(xiàn)了多阻塞點公平算法的帶寬分配，且實現(xiàn)了阻塞鏈路上剩余帶寬的最大分配（流經(jīng)阻塞節(jié)點S3、S6的業(yè)務(wù)流的速率和為1）。然而，算法1需要對flow(2,7)和flow(3,7)調(diào)節(jié)完成后，才能得到flow(1,4)和flow(2,4)的最終公平速率值，而算法2無此要求，因此算法2的復雜度更低。不過，算法2犧牲了某些業(yè)務(wù)流的公平性。例如，比較式(13)和式(17)可知，flow(1,4)和flow(2,4)所期待的公平速率值為方案1中的速率，即0.316 7，但實際只分配了0.3；flow(2,7)所期待的公平速率為方案1中的0.167，實際上為0.2。

總體來看，2個算法的性能相差不大，但算法2的復雜度更低，有利于快速解決網(wǎng)絡(luò)中的阻塞狀態(tài)。

3.4 偽代碼

設(shè)k為時間周期T內(nèi)到達阻塞節(jié)點的業(yè)務(wù)流數(shù)目，MCFF[i]為本地節(jié)點接收到下游阻塞節(jié)點反饋來的第i條業(yè)務(wù)流的公平速率；Rcapacity為鏈路的剩余帶寬；vi表示阻塞節(jié)點計算出業(yè)務(wù)流 i的公平速率，則算法的偽代碼可表示為：

4 仿真實驗

基于OPNET modeler(Version 10.5)[13]，設(shè)計了RPR的節(jié)點仿真模型和鏈路仿真模型，仿真節(jié)點通過鏈路連接構(gòu)成RPR雙纖反向傳輸環(huán)仿真環(huán)境，如圖5所示。其中node_A表示數(shù)據(jù)源，node_1表示RPR節(jié)點，1～4起濾波作用。圖6為RPR節(jié)點仿真模型結(jié)構(gòu)，其中的核心是MAC功能實現(xiàn)模塊；Sink模塊是本地數(shù)據(jù)下載模塊；src_Tx和src_Rx分別是數(shù)據(jù)源的發(fā)送和接收模塊；0_Rx_0、0_Tx_0、1_Rx_1、1_Tx_1分別是4個物理層的收發(fā)模塊。

圖5 RPR仿真平臺

圖6 RPR節(jié)點模型

本文選擇了典型的“停車場景[9,10]”對上述算法進行了仿真研究，輸出指標主要是算法的公平性、收斂時間和帶寬利用率。為便于衡量本文算法性能，對單阻塞點和多阻塞點2種情況均進行了仿真。仿真參數(shù)設(shè)置見表1。

表1 仿真參數(shù)

4.1 單阻塞點情況

如圖7所示，本文選擇了典型的上游并行停車場景來考察算法在單阻塞點情況下的性能。節(jié)點 1以300kbit/s速率向節(jié)點4發(fā)送數(shù)據(jù)，節(jié)點2～5分別在時刻0.05s、0.1s、0.15s、0.2s，均以300kbit/s速率發(fā)送數(shù)據(jù)到節(jié)點6。仿真結(jié)果如圖8所示。

圖7 上游并行停車場景

結(jié)果分析：如圖 8(b)～圖 8(d)，在 0.2s后，各流都能快速收斂，不存在大的振蕩，而且穩(wěn)定的流速率接近于依據(jù)公平性評價準則計算所得到的值，R26≈R36≈R46≈R56≈250kbit/s。

圖8(a)表示節(jié)點S1在0.23s左右接收到阻塞節(jié)點反饋回來的公平幀后，速率收斂于500kbit/s。該值充分說明，本文提出的基于反饋模式的多阻塞點公平算法：①能實現(xiàn)帶寬的空間重用；②目的地在阻塞點上游的任何業(yè)務(wù)流都能最大限度的利用剩余帶寬，不會受到阻塞點的影響。

圖8 單阻塞點情況下的仿真結(jié)果

4.2 多阻塞點情況

如圖9所示的多阻塞點停車場景，節(jié)點1在0s向節(jié)點10發(fā)送數(shù)據(jù)，節(jié)點2、3、4在時刻0.05s、0.1s、0.15s向節(jié)點5發(fā)送數(shù)據(jù)，而節(jié)點6、7、8、9在時刻 0.2s、0.25s、0.3s、0.35s向節(jié)點 10發(fā)送數(shù)據(jù)，且它們的發(fā)送速率均為300kbit/s，仿真時間為2s。結(jié)果如圖10所示。

圖9 多阻塞點停車場景

圖10 場景3情況下的仿真結(jié)果

結(jié)果分析：從圖 10(a)可以看出，flow(1,10)先以初始速率300kbit/s發(fā)送數(shù)據(jù)，在0.18s左右收斂于公平速率250kbit/s，再經(jīng)過0.23s后，收斂于節(jié)點S9計算得到的公平速率200kbit/s，該發(fā)送速率滿足不大于源節(jié)點和目的節(jié)點之間所有阻塞點的公平速率。另外，由 250kbit/s收斂到200kbit/s的時間大約為30ms（小于50ms）。因此，本文公平算法能較快收斂于最小公平值，不存在較大的震蕩。

圖10(b)～圖10(d)中的3條數(shù)據(jù)流在0.18s時刻收斂于節(jié)點 S4計算出的公平速率(250kbit/s)。在0.41s左右，由于節(jié)點S1發(fā)送的數(shù)據(jù)流進一步收斂于公平值200kbit/s，因此鏈路約有50kbit/s剩余帶寬，為了進一步利用剩余帶寬，上述3條流都進一步調(diào)整到公平性評價準則計算所得到的值266.7kbit/s，實現(xiàn)了帶寬的空間重用，同時并沒有引起較大震蕩。各條流的傳送速率的公平性評價指標均接近于1(FI2,5(t)≈FI3,5(t)≈FI4,5(t)≈1)。

由圖 10(e)～圖 10(h)可知，在 0.3s后，各條流先收斂到速率250kbit/s，接著在0.35s后，節(jié)點S9檢測到自身為阻塞節(jié)點，對圖9上的4條流進行進一步調(diào)整，最后各條流的穩(wěn)定速率接近公平性評價準 則 計 算 所 得 到 的 值 （ R6,10≈R7,10≈R8,10≈R9,10≈200kbit/s）。由此，基于反饋模型的多阻塞點公平算法能100%地利用剩余帶寬，實現(xiàn)帶寬的公平分配。

5 算法的FPGA實現(xiàn)

如圖11所示，基于閉環(huán)反饋模式的多阻塞點公平算法由公平幀調(diào)度模塊、算法實現(xiàn)模塊以及數(shù)據(jù)幀調(diào)度模塊組成，算法實現(xiàn)模塊又由阻塞監(jiān)測、數(shù)據(jù)統(tǒng)計、帶寬分配3部分組成。數(shù)據(jù)流進入彈性分組環(huán)的節(jié)點時，節(jié)點根據(jù)數(shù)據(jù)的操作請求，通過多阻塞點公平性算法實現(xiàn)模塊，完成MAC協(xié)議公平性算法，實現(xiàn)帶寬在各節(jié)點間快速、公平的分配。

圖11 多阻塞點公平算法FPGA實現(xiàn)

數(shù)據(jù)幀調(diào)度模塊和公平幀調(diào)度模塊：前者用來判斷轉(zhuǎn)發(fā)數(shù)據(jù)幀的起止位置，提取報頭信息，完成轉(zhuǎn)發(fā)數(shù)據(jù)幀和本地數(shù)據(jù)幀的調(diào)度，確定產(chǎn)生本地業(yè)務(wù)流量；后者根據(jù)轉(zhuǎn)發(fā)公平幀提取有效報頭信息，實現(xiàn)轉(zhuǎn)發(fā)公平幀和本地公平幀的調(diào)度功能。

阻塞檢測：以緩存器STQ的隊列長度為檢測對象，通過計算求出緩存深度平均值（avg），如果avg超過設(shè)定門限（阻塞門限），則判斷本地節(jié)點發(fā)生阻塞。

數(shù)據(jù)統(tǒng)計：本地節(jié)點到目的節(jié)點的跳數(shù)（desthops）、數(shù)據(jù)幀中源節(jié)點到本地節(jié)點的跳數(shù)（srchops）、緩存地址值、映射地址、公平幀中的源MAC地址到本地節(jié)點的跳數(shù)、流經(jīng)本地節(jié)點，又流經(jīng)阻塞節(jié)點的業(yè)務(wù)流總數(shù)目、本地節(jié)點非阻塞時，流經(jīng)本地節(jié)點，卻沒流經(jīng)阻塞節(jié)點的業(yè)務(wù)流總數(shù)目。

帶寬分配：完成本地節(jié)點公平速率的計算，以及根據(jù)接收到的公平速率進行比較，將較小值傳遞給上游節(jié)點。

參考圖9的仿真模型，假設(shè)鏈路帶寬為1 000，S4既是本地節(jié)點又是阻塞節(jié)點，S8、S9是下游阻塞節(jié)點。那么 S4在阻塞狀態(tài)下收到節(jié)點 S8、S9廣播的公平幀。根據(jù)式(8)可知，S9計算的公平速率為200，反饋到節(jié)點S4后，flow(2,5)、flow(3,5)、flow(4,5)的最大允許發(fā)送速率被調(diào)整到266左右。為了簡化，減少仿真圖中顯示數(shù)據(jù)幀或公平幀的長度，并不失一般性，本文把流經(jīng)數(shù)據(jù)幀調(diào)度模塊和公平幀調(diào)度模塊中的業(yè)務(wù)流的幀結(jié)構(gòu)中的源MAC地址和目的MAC地址的寬度設(shè)置為8bit（有效地代表了環(huán)網(wǎng)中255個節(jié)點）。如一個簡單的數(shù)據(jù)幀“7E0872080E7E”（16進制表示，不包含數(shù)據(jù)幀結(jié)構(gòu)中“協(xié)議類型/長度”以下的內(nèi)容），“7E”表示幀開始或結(jié)束標志位，TTL為“08”、目的MAC地址為“08”、源MAC地址為“0E”。模擬公平幀類似，但不包含目的MAC地址，且比模擬數(shù)據(jù)幀多了 16bit公平值。設(shè)flow(6,10)、flow(7,10)、flow(8,10)、flow(9,10)的模擬數(shù)據(jù)幀為“7E077209017E”、“7E017205027E”、“7E017205037E”、“7E017205047E”；收到阻塞節(jié)點S9反饋的模擬公平幀為“7E0B720900C87E”。

圖12 多阻塞點停車場景時序仿真

由圖12可見，節(jié)點S4產(chǎn)生了一個模擬公平幀“7E0F7204010A7E00”（端口 outputFF的輸出），公平幀控制值的內(nèi)容是“010A”（“010A”的十進制表示為“266”）?？梢?，在本地節(jié)點既是阻塞節(jié)點又接收到公平幀情況下，本文設(shè)計的算法在FPGA實現(xiàn)中滿足了多阻塞點公平算法的要求。

6 結(jié)束語

本文對RPR多阻塞點公平算法進行了研究，提出了一種多阻塞點公平性評價準則，在此基礎(chǔ)上給出了一種多阻塞點公平性算法，并對算法的公平性和鏈路利用率進行了仿真分析和FPGA實現(xiàn)。結(jié)果表明：本文算法能有效地控制鏈路速率的變化，避免排頭阻塞的影響，在典型的停車場景中能夠較快地收斂到公平值。與單阻塞點算法相比，由于本文算法只對阻塞域之間的鏈路進行調(diào)整，因而大大提高了資源利用率。

[1] DAVIK F, YILMAZ M, GJESSING S, UZUN N. IEEE 802.17 resilient packet ring tutoria[J]. IEEE Communications Magazine, 2004,42(3):112-118.

[2] ROSS F E. Overview of FDDI: The fiber distributed data interface[J]. IEEE Journal on Selected Areas in Communication, 1989, 7(7):1043- 1051.

[3] SPADARO S, SOLE P J, CAREGLIO D, et al. Positioning of the RPR standard in contemporary operator environments[J]. IEEE Network,2004, 18(2):35-40.

[4] 王嵌, 吳重慶, 魏斌. 光彈性分組環(huán)節(jié)點光分組的組裝及時延分析[J]. 光學學報, 2009, 29(4):897-901.WANG Q, WU C Q, WEI B. Assembly and delay analysis of optical resilient packet ring on packets encapsulation[J]. Acta Optica Sinica,2009, 29(4):897-901.

[5] SHOKRANI A, TALIM J L. Modeling and analysis of fair rate calculation in resilient packet ring conservative mode[A]. IEEE International Conference on Communications (IEEE ICC 2006)[C]. Istanbul,Turkey, 2006. 203-210.

[6] TANG H, LAMBADARIS I, MEHRVAR H, Performance evaluation of VSQ: a fair MAC scheme for packet ring networks[J]. IEEE Journal on Selected Areas in Communication, 2006(6):107-114.

[7] YILMAZ M, ANSARI N. Weighted fairness in resilient packet rings[A]. IEEE International Conference on Communications (IEEE ICC 2007)[C]. Glasgow, Scotland, 2007.2192-2197.

[8] ZHOU X B, LIU L, ZENG L G. A novel fairness algorithm for resilient packet ring based on feedback theory[A]. The 9th International Conference on Advanced Communication Technology[C]. Phoenix Park, Republic of Korea, 2007.1407-1411.

[9] GAMBIROZA V, YUAN PING, LAURA B E. Design, analysis, and implementation of DVSR: a fair high-performance protocol for packet ring[J]. IEEE/ACM Transaction on Networking, 2004,12(1):85-102.

[10] 陶瀅. 彈性分組環(huán)若干關(guān)鍵問題的研究[D]. 北京：北方交通大學,2003.TAO Y. Studies on Some key Questions of Resilient Packet Ring[D].Beijing: Jiao Tong University, 2003.

[11] SHOKRANIT A, LAMBADARIS I, VINIOTIS Y. Configuring conservative mode fairness algorithm in resilient packet rings[A]. IEEE International Conference on Communications (IEEE ICC 2008)[C].Beijing: China, 2008.139-145.

[12] ZHOU S Y, WEI X. A fairness algorithm based on flow for register insertion ring[A]. Third International Conference on Communications and Networking[C]. Beijing, China, 2008.810-813.

[13] 張銘, 竇赫蕾, 常春藤. OPNET Modeler與網(wǎng)絡(luò)仿真[M]. 北京: 人民郵電出版社, 2007.ZHANG M, DOU H L, CHANG C T. OPNET Modeler and Network Simulation[M]. Beijing: Posts & Telecom Press, 2007.